

INTRODUZIONE ALL'

ELETTRONICA ANALOGICA DIGITALE

GIOSUÈ AIELLO

Indice

I	Elettronica Analogica	6
1	Richiami di Teoria dei Circuiti	7
1.1	Leggi di Kirchhoff	7
1.2	Componenti e Connessioni	7
1.3	Teoremi delle Reti Lineari	8
1.4	Esercitazione	9
2	Modelli dei Componenti e Quadripoli	15
2.1	Relazioni Tensione-Corrente e Modelli	15
2.2	Quadripoli o Doppi Bipoli	17
2.2.1	Modelli dei Quadripoli	17
2.2.2	Caratterizzazione sperimentale dei parametri	19
2.2.3	Teorema di Sostituzione	19
2.2.4	Rappresentazione a Piccolo Segnale: Modello H	20
2.2.5	Amplificatore di Tensione	20
2.2.6	Amplificatori a Cascata e Filtri	21
2.2.7	Amplificatore di Corrente	24
2.2.8	Circuito Auto-Oscillante con Feedback Positivo	25
3	Transistor BJT (Bipolar Junction Transistor)	27
3.1	Amplificatore di Tensione a Emettitore Comune	27
3.2	Configurazioni del BJT	29
3.3	Riepilogo dei Modelli Equivalenti degli Amplificatori	31
3.4	Amplificatore CE con Resistenza di Emettitore (R_E)	33
3.5	Configurazione CC (Collettore Comune — <i>Emitter Follower</i>)	34
3.6	Cascata CE $\rightarrow$ CC e Rete di Polarizzazione	35
3.7	Calcolo del Punto di Quiescenza (Bias Point)	35
3.8	BJT ad Alta Frequenza — Capacità Parassite	36
3.9	Teorema di Miller	36
3.10	Transistor Darlington	37
4	Amplificatori Operazionali e Retroazione	38
4.1	Introduzione agli Op-Amp	38
4.2	Filtri attivi e circuiti lineari	38
4.3	Caratteristiche reali degli Op-Amp	40
4.4	Altri amplificatori con Op-Amp	40
4.5	Retroazione (Feedback) negli Amplificatori	42
4.6	Applicazione ai circuiti con l'Op-Amp	43
5	Trasformata di Laplace e Diagrammi di Bode	45
5.1	Diagrammi di Bode	49

6	Applicazioni non lineari degli Op-Amp	52
6.1	Comparatori	52
6.1.1	Caso 1: Trigger non invertente	52
6.1.2	Caso 2: Trigger invertente	53
6.2	Generatori di onde	54
6.2.1	Esempio: multivibratore astabile	54
7	Stabilità e Criterio di Nyquist	55
7.1	Criteri di stabilità di un amplificatore	55
7.1.1	Esempio: Circuito sfasatore variabile	57
7.2	Criterio di Stabilità di Nyquist	57
II	Elettronica Digitale	59
8	Segnali, algebra di Boole e reti logiche	60
8.1	Segnali analogici e digitali	60
8.2	Algebra di Boole	60
8.2.1	Il concetto di duale	60
8.3	Cenni storici	61
8.4	Reti logiche	61
8.4.1	Funzioni a 1 ingresso	61
8.4.2	Funzioni a 2 ingressi	62
8.4.3	Funzioni a n ingressi	62
8.5	Bit di parità	62
8.6	Esercizio: semplice circuito per abilitare la presa dati	63
9	Realizzazione fisica delle porte logiche	64
9.1	Esercizio: bit di parità a 4 bit	64
9.2	Verifica di una trasmissione tramite parità	65
9.3	Caratteristiche fisiche delle porte logiche	65
9.4	Implementazione delle porte logiche	65
9.4.1	NOT con un singolo transistor	65
9.4.2	NOT in tecnologia TTL	66
9.5	Immunità al rumore	66
9.6	Nomenclatura delle famiglie logiche e fan-out	67
9.6.1	Nomenclatura dei componenti	67
9.6.2	Fan-Out (capacità di pilotaggio)	67
10	Algebra di Boole: assiomi, proprietà e sintesi	69
10.1	Tempi caratteristici delle porte logiche	69
10.2	Assiomi dell'algebra di Boole	69
10.3	Proprietà dell'algebra di Boole	69
10.3.1	Teorema della semplificazione	69
10.3.2	Teorema della moltiplicazione e fattorizzazione	69
10.3.3	Leggi di De Morgan	70
10.4	Porte universali: NAND e NOR	70
10.4.1	NAND come porta universale	70
10.4.2	NOR come porta universale	70
10.5	Dalla tabella di verità al circuito	70
10.5.1	Equivalenza delle due forme canoniche	71
10.5.2	I circuiti che corrispondono alle due forme	71

10.5.3	Mappe di Karnaugh a 3 variabili	72
10.5.4	Esempi di mappe di Karnaugh a 4 variabili	73
10.6	Codifica binaria	74
10.7	Codice BCD	74
10.7.1	Esempio: display a 7 segmenti	74
10.8	Sommatori	75
10.8.1	Semi-sommatore (half adder)	75
10.8.2	Sommatore completo (full adder)	75
11	Sommatori, complemento a 2 e codici	77
11.1	Esempio: sommatore a 4 bit	77
11.2	Modularità e Design Gerarchico	77
11.3	Sottrattori e numeri negativi	78
11.3.1	Circuito sommatore/sottrattore a 4 bit	79
12	Codice Gray e ASCII	80
12.1	Codice Gray	80
12.1.1	Circuiti di conversione	80
12.1.2	Esercizi svolti: conversioni passo-passo	81
12.2	Codice ASCII	82
13	Logica sequenziale	84
13.1	Circuiti combinatori e circuiti sequenziali	84
13.2	Bistabilità e oscillazione	84
13.3	Latch	84
13.3.1	Latch RS con NOR: funzione caratteristica	85
13.3.2	Latch RS con abilitazione (Enable)	87
13.3.3	Latch di tipo D	87
13.3.4	Latch e Flip-Flop: differenza fondamentale	88
13.3.5	Tecnica master-slave	88
13.4	Tecnica trigger-edge	89
13.5	Ingressi sincroni e asincroni	90
13.6	JK Flip-Flop	90
13.6.1	Esempio pratico: il Registro come "filtro anti-glitch"	92
14	Registri a scorrimento e contatori	93
14.1	Registri a scorrimento	93
14.1.1	Modalità di trasmissione dati	93
14.1.2	Temporizzazione e vincoli	93
14.1.3	Schemi dei registri a scorrimento (SISO, SIPO, PISO)	94
14.2	Contatori	94
14.2.1	Contatore asincrono (ripple counter)	94
14.2.2	Contatore sincrono	95
14.2.3	Azzeramento dopo un certo conteggio (contatore modulo-M)	95
14.2.4	Ripple Carry Output (RCO)	95
15	Conteggio, divisori di frequenza e PRFG	97
15.1	Contatori a 8 bit: cascata di due SN74LS163	97
15.2	Divisori di frequenza per un numero n	97
15.2.1	Divisore con CLEAR sincrono	97
15.2.2	Divisore con SET sincrono (LOAD)	98
15.3	Contatore ad anello	98

15.4	Contatore ad anello <i>twisted</i> (Johnson counter)	99
15.5	Generatori di frequenza pseudo casuali (PRFG)	99
16	Macchine a stati finiti (FSM)	101
16.1	Tipi di architettura FSM: Moore e Mealy	101
16.1.1	Architettura di Moore	101
16.2	Dal diagramma di stato al circuito	101
16.2.1	Ricavare le funzioni dei segnali di uscita: $O_i = f(Q_i)$	102
16.2.2	Stato bloccante e segnale di Enable	102
16.2.3	Esempio: insegna luminosa (continuazione)	103
16.3	Architettura di Mealy	103
16.3.1	Tabella di verità dell'insegna luminosa (Mealy)	104
16.3.2	Tabella JK per l'implementazione	104
16.3.3	Mappe di Karnaugh per JK_0 e JK_1	104
16.4	Esempio: riconoscitore di sequenze	104
16.5	Esempio: macchina distributrice del caffè	105
16.5.1	Diagramma di stato della macchina del caffè (Moore)	105
17	Elettronica combinatoria complessa	106
17.1	ROM – Read Only Memory	106
17.1.1	Come è fatta?	106
17.1.2	Esempio: la tastiera	107
17.1.3	Esempio: la ROM del semaforo	107
17.1.4	Struttura della PLA: prima e dopo la programmazione	107
17.2	Multiplexer e demultiplexer	107
17.3	Universal Shift Register (USR)	108
17.3.1	Implementazione a 4 bit per trasmissione PISO	109
17.3.2	Applicazione: trasmissione seriale Sender–Receiver	109
17.4	Vincoli temporali dell'USR e Jitter	110
18	Conversione Digitale–Analogica e Analogica–Digitale	111
18.1	Conversione digitale $\leftrightarrow$ analogica	111
18.2	Caratteristiche del DAC	111
18.3	DAC a sommatore	112
18.4	DAC R-2R Ladder	112
18.5	Caratteristiche dell'ADC	113
19	Convertitori Analogico-Digitali (ADC)	114
19.1	ADC a gradinata	114
19.2	ADC ad approssimazioni successive (SAR)	114
19.3	Flash ADC	115
19.4	Osservazioni generali	115
19.5	ADC dell'AD2	115
19.5.1	ADC ad approssimazioni successive (SAR): analisi del circuito a 3 bit	115

Parte I

Elettronica Analogica

Capitolo 1. Richiami di Teoria dei Circuiti

In questa prima parte vengono richiamati alcuni concetti fondamentali per lo studio dell'elettronica analogica, partendo dalle leggi dell'elettromagnetismo fino ad arrivare alla risoluzione di semplici reti elettriche lineari.

1.1 Leggi di Kirchhoff

Le leggi di Kirchhoff sono alla base dell'analisi dei circuiti a parametri concentrati e derivano direttamente dalle equazioni di Maxwell in condizioni quasi-stazionarie.

Legge di Kirchhoff delle maglie (LKT)

Legge delle maglie: In un circuito chiuso (maglia), la somma algebrica delle cadute di potenziale sui componenti del circuito è nulla.

Questa legge deriva dal fatto che, se il campo elettrico $\vec{E}$ è conservativo lungo il percorso della maglia, la sua circuitazione è nulla: $\oint \vec{E} \cdot d\vec{l} = 0$. Ciò è rigorosamente vero finché la variazione del flusso del campo magnetico nel tempo è nulla ($\partial_t \vec{B} = 0$), ovvero se $\vec{B}$ è nullo o costante. In caso contrario, per la legge di Faraday-Neumann-Lenz, è necessario includere le forze elettromotrici (f.e.m.) indotte:

$$\sum \Delta V_i = \sum f_{emi} = \sum M_{ij} I_j$$

dove M_{ij} rappresenta il coefficiente di mutua-induzione e $L_i = M_{ii}$ il coefficiente di auto-induzione.

Legge di Kirchhoff dei nodi (LKC)

Legge dei nodi: La somma algebrica delle correnti confluenti in un nodo è sempre nulla.

Questa legge è una diretta conseguenza del principio di conservazione della carica elettrica ($I = \dot{Q}$). In un circuito, i nodi propri sono quei punti in cui convergono almeno tre rami.

1.2 Componenti e Connessioni

Trasformatore: È un dispositivo che sfrutta un nucleo ferromagnetico per massimizzare il trasferimento di energia tra due circuiti accoppiati magneticamente. In un trasformatore ideale vale la relazione di accoppiamento perfetto: $|M_{ij}| = \sqrt{L_i L_j}$.

I componenti di un circuito possono essere connessi in due configurazioni fondamentali:

- ▷ **Connessione in serie:** due componenti sono collegati in serie se condividono un unico terminale e non ci sono altre diramazioni (nodi di mezzo). In questo caso sono attraversati dalla medesima corrente.

- ▷ **Connessione in parallelo:** due o più componenti sono collegati in parallelo se i loro terminali sono connessi alle stesse coppie di nodi. In questo caso sono sottoposti alla medesima differenza di potenziale.

Condizioni limite

Nei circuiti si possono presentare due situazioni limite di fondamentale importanza:

- ▷ **Ramo aperto:** Un ramo in cui un terminale è scollegato, impedendo il passaggio di corrente. Può essere schematizzato come un ramo a resistenza infinita ($R = \infty$).
- ▷ **Corto circuito:** Un ramo privo di componenti dissipativi o reattivi (filo ideale), ai cui capi la caduta di potenziale è forzatamente nulla ($\Delta V = 0$). È equivalente a una resistenza nulla ($R = 0$).

Attenzione ai generatori di tensione: I generatori di tensione ideali fissano rigidamente la differenza di potenziale ai loro capi. Se un generatore ideale venisse cortocircuitato ($R = 0$), la corrente tenderebbe all'infinito ($I = V_S/0 \rightarrow \infty$). Nella realtà, ogni generatore possiede una propria *resistenza interna* (spesso inserita per protezione) $r_{int} > 0$; pertanto, in caso di corto circuito, si ottiene la massima corrente erogabile dal dispositivo: $I_{max} = \frac{V_S}{r_{int}} < \infty$. Spesso il valore di I_{max} è riportato nelle specifiche del costruttore. Operativamente, la tensione a vuoto V_S si misura con un voltmetro ideale (a resistenza infinita) posto in parallelo a circuito aperto, mentre la corrente di corto circuito I_{max} si misurerebbe teoricamente con un amperometro ideale ($r_A \simeq 0$) inserito in serie.

Attenzione ai generatori di corrente: Analogamente, un generatore di corrente ideale in un circuito aperto ($R = \infty$) richiederebbe una tensione infinita, portando teoricamente alla rottura del componente. Nella realtà, un generatore di corrente reale presenta anch'esso una resistenza interna r_{int} in parallelo. La massima differenza di potenziale ottenibile ai suoi capi a vuoto è pertanto limitata a $V_{max} = r_{int}I_S < \infty$.

1.3 Teoremi delle Reti Lineari

Una **rete lineare** è un circuito elettrico costituito unicamente da componenti lineari e generatori indipendenti. Per tali reti si applicano due fondamentali teoremi di semplificazione.

Teorema di Thévenin

Ogni rete lineare vista da due terminali è equivalente a un generatore di tensione reale, costituito da un generatore di tensione ideale V_{th} in serie a una resistenza (o impedenza) R_{th} .

- ▷ V_{th} corrisponde alla tensione misurata ai morsetti a circuito aperto (tensione a vuoto).
- ▷ R_{th} è l'impedenza equivalente vista dai terminali quando si *passivano* tutti i generatori indipendenti all'interno della rete (sostituendo i generatori di tensione con corto circuiti e quelli di corrente con circuiti aperti).

Teorema di Norton

Analogamente, ogni rete lineare vista da due terminali è equivalente a un generatore di corrente reale, formato da un generatore di corrente ideale I_N in parallelo a un'impedenza R_N .

- ▷ I_N corrisponde alla corrente misurata mettendo in corto circuito i terminali.
- ▷ R_N coincide con la resistenza di Thévenin R_{th} .

Questi teoremi evidenziano la perfetta equivalenza tra schemi a generatore di tensione e a generatore di corrente nelle reti lineari.

Teorema di Sovrapposizione degli Effetti

In una rete lineare con più generatori indipendenti, la risposta (tensione o corrente) in un qualsiasi ramo è pari alla somma algebrica delle risposte prodotte da ciascun generatore agendo singolarmente, mentre tutti gli altri generatori indipendenti vengono *passivati* (sostituendo i generatori di tensione con cortocircuiti e i generatori di corrente con circuiti aperti).

$$I_k = I_k^{(1)} + I_k^{(2)} + \dots + I_k^{(n)}$$

dove $I_k^{(i)}$ è il contributo al ramo k dovuto esclusivamente al generatore i -esimo.




Figura 1.1: Applicazione del Principio di Sovrapposizione degli Effetti: scomposizione di un circuito con due generatori indipendenti (V_1 e V_2). Ciascun circuito parziale è calcolato passivando l'altro generatore.

Nel caso specifico dell'esempio illustrato, la corrente sul ramo centrale si ottiene come:

$$I_3 = I_3^{(1)} + I_3^{(2)} \quad \text{con} \quad I_3^{(i)} = \frac{\frac{1}{R_3}}{\frac{1}{R_1} + \frac{1}{R_2} + \frac{1}{R_3}} \frac{V_i}{R_i}$$

Teorema di Millman

Il Teorema di Millman fornisce un metodo rapido per determinare la differenza di potenziale in un circuito **binodale** (cioè un circuito in cui tutti i rami sono collegati in parallelo tra due soli nodi A e B). La tensione V_{AB} è data dal rapporto tra la somma delle correnti di corto circuito di ogni ramo e la somma delle conduttanze dei rami (calcolate con i generatori passivati):

$$V_{AB} = \frac{\sum_i \frac{V_i}{R_i} + \sum_k I_k}{\sum_j \frac{1}{R_j}} = \frac{\sum I_{cc,i}}{\sum G_i}$$





Figura 1.2: Equivalenza alla base del Teorema di Millman: un ramo contenente un generatore reale di tensione (serie V_S, R_S) è convertibile in un generatore reale di corrente (parallelo I_S, R_S) secondo il Teorema di Norton.

1.4 Esercitazione

Di seguito si presentano alcuni esercizi classici che illustrano l'applicazione delle leggi appena descritte a reti elementari.

Esercizio 1: Partitore di tensione

Consideriamo un circuito composto da un generatore di tensione e due resistenze in serie. L'obiettivo è determinare la tensione V_{out} ai capi della resistenza R_2 .



Applicando la legge di Ohm e la legge delle maglie, otteniamo il sistema:

$$\begin{cases} V_0 \cos \omega t = I(R_1 + R_2) \\ V_{out} = IR_2 \end{cases} \Rightarrow V_{out} = \frac{R_2}{R_1 + R_2} V_0 \cos \omega t$$

Nota: Questa relazione definisce il partitore di tensione ed è generalizzabile in regime sinusoidale sostituendo le resistenze con le relative impedenze complesse ($R_i \rightarrow Z_i$).


Nel caso generale di N resistenze in serie, il rapporto di partizione definisce la caduta su ogni singola resistenza R_k come frazione della tensione totale V_S :

$$V_k = V_S \frac{R_k}{\sum_i R_i}$$

Se per una specifica resistenza R_j vale $R_j \gg R_i$ per ogni $i \neq j$, allora quasi tutta la caduta di potenziale si concentra su di essa ($V_j \simeq V_S$), approssimando il comportamento di un circuito aperto. Viceversa, se $R_j \ll R_i$, la tensione ai suoi capi risulta trascurabile ($V_j \simeq 0$), simulando un corto circuito.

Esercizio 2: Partitore di corrente

Un generatore di corrente alimenta due resistenze poste in parallelo. Si vuole determinare la corrente I_{out} che scorre attraverso la resistenza R_2 .



La differenza di potenziale ΔV è comune a entrambe le resistenze. Utilizzando l'espressione della resistenza equivalente del parallelo:

$$\begin{cases} I_0 \cos \omega t = \Delta V \left(\frac{1}{R_1} + \frac{1}{R_2} \right) = \Delta V \left(\frac{R_1 + R_2}{R_1 R_2} \right) \\ I_{out} = \frac{\Delta V}{R_2} \end{cases} \Rightarrow R_2 I_{out} = \frac{R_1 R_2}{R_1 + R_2} I_0 \cos \omega t$$

Risolvendo per la corrente nel ramo di interesse, si ricava:

$$I_{out} = \frac{R_1}{R_1 + R_2} I_0 \cos \omega t$$

Generalizzando per N impedenze in parallelo, la corrente sul ramo k -esimo si esprime tramite il rapporto di partizione. Questo rapporto si scrive più facilmente in termini di conduttanze $G_k = 1/R_k$:


$$I_k = I_S \frac{G_k}{\sum_i G_i} \quad \text{ovvero} \quad I_k = I_S \frac{R_{eq}}{R_k}$$

Comportamenti limite:

- ▷ Se $R_j \ll R_i$ per ogni $i \neq j$ (ossia $G_j \gg G_i$), la corrente tenderà a fluire interamente nel ramo j -esimo ($I_j \simeq I_S$), comportandosi come un corto circuito.
- ▷ Se $R_j \gg R_i$ per ogni $i \neq j$ (ossia $G_j \ll G_i$), la corrente nel ramo j -esimo diventa trascurabile ($I_j \simeq 0$), simulando un circuito aperto.

Esercizio 3: Circuito RC passa-basso

Si analizzi la risposta di un circuito RC serie sollecitato da un generatore di tensione sinusoidale.



Si definisce la *frequenza di taglio* del circuito il parametro $\omega_T = \frac{1}{RC}$. La corrente nel circuito è legata alla caduta di potenziale sul condensatore tramite la relazione caratteristica $I = C\dot{V}_{out}$. L'equazione di maglia fornisce:

$$V_S = V_{out} + V_R = \frac{1}{C} \int_0^t I(t') dt' + V_{out}(0) + RI \Rightarrow V_S = V_{out} + RC\dot{V}_{out}$$

La soluzione dell'equazione differenziale per $V_{out}(t)$ è data dalla somma dell'integrale generale dell'equazione omogenea associata (V_g) e di una soluzione particolare (V_{part}):

$$V_{out}(t) = V_g(t) + V_{part}(t)$$

Dove:

→ $V_g(t) = A \exp\left(-\frac{t}{RC}\right)$ rappresenta il **transiente**, che si estingue asintoticamente nel tempo.

→ $V_{part}(t)$ rappresenta la risposta **a regime**.

Sfruttando il metodo dei fasori per lo studio a regime, la **funzione di trasferimento** del circuito è:

$$H(\omega) = \frac{\bar{V}_{out}}{\bar{V}_{in}} = \frac{1}{1 + j\frac{\omega}{\omega_T}}$$


A regime, in risposta ad un ingresso sinusoidale, si ha un'uscita ancora sinusoidale modificata in ampiezza e fase. Considerando un segnale di ingresso con pulsazione pari a quella di taglio ($\omega = \omega_T$), si osserva un modulo $V_{out,0} = |H(\omega_T)| = \frac{1}{\sqrt{2}}$ e uno sfasamento $\varphi = \arg(H(\omega_T)) = -\frac{\pi}{4}$:

$$\bar{V}_{part}(t) = \frac{V_0}{\sqrt{2}} \cos\left(\omega_T t - \frac{\pi}{4}\right) = \frac{V_0}{2} (\cos \omega_T t + \sin \omega_T t)$$

Rappresentazioni grafiche della funzione di trasferimento

Per lo studio in frequenza della funzione di trasferimento $H(\omega)$ si impiegano solitamente due tipologie di diagrammi:

- ▷ **Diagrammi di Bode:** Costituiscono un doppio grafico semilogaritmico (in base 10). Il primo grafico rappresenta il modulo del guadagno espresso in decibel $G(dB) = 20 \log_{10} |H(\omega)|$; il secondo mostra l'andamento della fase $\varphi(\omega)$.
- ▷ **Diagramma di Nyquist:** Rappresentazione sul piano complesso della curva descritta dalla funzione di trasferimento, tracciando la parte immaginaria $\text{Im}(H(\omega))$ in funzione della parte reale $\text{Re}(H(\omega))$.



Esercizio 4: Filtro passa-basso reale (Applicazione di Thévenin)

Si consideri un filtro passa-basso RC alimentato da un generatore ε e collegato a una resistenza di carico (load) R_L . Supponiamo che i valori siano $R = 100 \text{ k}\Omega$ e $R_L = 1 \text{ M}\Omega$. In tal caso R_L non è sufficientemente grande per essere approssimata a circuito aperto (l'assunzione $R_L \rightarrow \infty$ comporterebbe un errore sistematico del 10%).




Figura 1.3: Esercizio 4: Applicazione del Teorema di Thévenin per semplificare l'analisi di un filtro passa-basso caricato con R_L . L'intero ramo di ingresso viene rimpiazzato dall'equivalente di Thévenin, lasciando isolato il condensatore C .

Per analizzare il circuito con precisione, applichiamo il **Teorema di Thévenin** staccando momentaneamente il condensatore C (la nostra "componente di interesse") e calcolando l'equivalente della rete vista dai suoi morsetti. La tensione a vuoto V_T corrisponde alla caduta su R_L nel partitore formato da R e R_L :

$$V_T = \varepsilon \frac{R_L}{R + R_L}$$

La resistenza equivalente R_T , calcolata spegnendo il generatore ε (sostituito da un corto circuito), risulta essere il parallelo tra R e R_L :

$$R_T = \frac{R \cdot R_L}{R + R_L}$$

Questa procedura ci permette di sostituire l'intera rete a monte del condensatore con il suo equivalente esatto di Thévenin. Una volta effettuata la sostituzione, il problema si riconduce al semplice circuito RC serie visto nell'esercizio precedente, di cui ora "sappiamo tutto" senza doverci preoccupare della complessità interna della scatola originale.

Esercizio 5: Applicazione combinata di Thévenin e Norton

Si consideri una rete complessa per calcolare la corrente I_4 che attraversa una resistenza centrale R_4 . La rete a sinistra di R_4 è formata da un generatore V_1 in serie a R_1 , con R_3 in parallelo all'uscita. La rete a destra è composta da un generatore di corrente I_0 in parallelo a una serie V_2, R_2 .




Figura 1.4: Circuito dell'Esercizio 5. L'obiettivo è calcolare la corrente I_4 semplificando le reti a sinistra e a destra della resistenza centrale R_4 .

Applicando i teoremi di Thévenin e Norton, semplifichiamo i blocchi a destra e a sinistra di R_4 .

- ▷ **Blocco sinistro:** Convertendo V_1, R_1 nell'equivalente Norton ($I = V_1/R_1 \parallel R_1$) e ricompattando il parallelo con R_3 , si ottiene una resistenza equivalente $R_{eq} = \frac{R_1 R_3}{R_1 + R_3}$. Ritornando a Thévenin, avremo un generatore $V'_1 = V_1 \frac{R_{eq}}{R_1}$ in serie a R_{eq} .

- ▷ **Blocco destro:** Convertendo la serie V_2, R_2 nell'equivalente Norton ($I = V_2/R_2 \parallel R_2$) e sommandolo a I_0 , si ha una corrente totale. Ritornando a Thévenin, si ottiene un generatore equivalente $V'_2 = V_2 + I_0 R_2$ in serie a R_2 .

Il circuito si riduce ad una singola maglia serie composta da V'_1, R_{eq}, R_4, R_2 e V'_2 . La corrente cercata è quindi:

$$I_4 = \frac{V'_1 - V'_2}{R_{eq} + R_4 + R_2}$$

Nota: L'aggiunta di una resistenza in parallelo a un generatore di tensione ideale (ΔV) oppure in serie a un generatore di corrente ideale (I) non modifica il funzionamento del resto del circuito (la differenza di potenziale tra i due nodi e la corrente erogata restano invariate).

Capitolo 2. Modelli dei Componenti e Quadripoli

2.1 Relazioni Tensione-Corrente e Modelli

Componenti lineari

Le relazioni tensione-corrente per i componenti base sono riassunte nella tabella seguente:




Componente	Relazione Tensione-Corrente	Simbolo Elettrico
Resistenza	$V(t) = R I(t)$	
Induttanza	$V(t) = L \frac{dI(t)}{dt}$	
Condensatore	$I(t) = C \frac{dV(t)}{dt}$	
Cortocircuito	$V(t) = 0$	
Circuito aperto	$I(t) = 0$	

Tabella 2.1: Simbologia e relazioni caratteristiche per i componenti lineari ideali bipolari.

Componenti non lineari

- **Diodi:** Un diodo presenta un comportamento asimmetrico. In **Polarizzazione Diretta (PD)**, conduce corrente quando $V_{AK} \geq V_\gamma$. In **Polarizzazione Inversa (PI)**, blocca la corrente quando $V_{AK} < V_\gamma$.




Figura 2.1: Simbolo elettrico del diodo a giunzione PN. La freccia del simbolo indica il verso in cui è consentito il passaggio della corrente (polarizzazione diretta).

Diodo e Giunzioni

Modello di Shockley L'equazione esatta che descrive la caratteristica tensione-corrente di un diodo è l'equazione di Shockley:

$$I(t) = I_0 \left[\exp \left(\frac{V_{AK}}{\eta V_T} \right) - 1 \right]$$

dove:

→ I_0 è la corrente di saturazione inversa.

→ V_{AK} è la differenza di potenziale applicata ai capi del diodo (Anodo - Catodo).

→ $V_T \simeq 26 \text{ mV}$ (a $T \simeq 300 \text{ K}$) è la tensione termica.

→ η è il fattore di idealità ($\eta \simeq 2$ per il silicio, $\eta \simeq 1$ per il germanio).

Retta di carico In un circuito base con un generatore di tensione V_S , una resistenza R e un diodo in serie, il punto di lavoro (o punto di riposo) (V_q, I_q) si ottiene mettendo a sistema l'equazione della retta di carico imposta dal circuito esterno e l'equazione caratteristica del diodo:

$$\begin{cases} V_{AK} = V_S - RI \\ I = I_0 \left[\exp\left(\frac{V_{AK}}{\eta V_T}\right) - 1 \right] \end{cases}$$

L'intersezione di queste due curve definisce il punto di lavoro (Quiescent point) $Q = (V_q, I_q)$.




Figura 2.2: Risoluzione grafica di un circuito non lineare elementare. Il punto di riposo (Quiescent point) Q è individuato dall'intersezione tra l'equazione caratteristica del diodo (curva esponenziale blu) e l'equazione della retta di carico (retta rossa determinata da V_S e R).

Resistenza dinamica (Modello per piccoli segnali)

Quando si studiano i piccoli segnali, dobbiamo **passivare i generatori DC** lasciando accesi solo i generatori AC. Per piccole oscillazioni intorno al punto di lavoro, il diodo può essere *linearizzato*. La corrente totale diventa la sovrapposizione della corrente di riposo e della piccola variazione dovuta al segnale (escursioni di corrente e tensione):

$$I \simeq I_q + \left. \frac{dI}{dV_{AK}} \right|_q (V_{AK} - V_q) \quad \Rightarrow \quad I = I_q + i = I_q + \frac{v_{ak}}{r_d}$$

La grandezza r_d è la **resistenza dinamica** del diodo, calcolata come l'inverso della derivata della caratteristica nel punto di lavoro:

$$r_d = \left(\left. \frac{dI}{dV_{AK}} \right|_q \right)^{-1} = \left(\frac{I_0}{\eta V_T} \exp\left(\frac{V_q}{\eta V_T}\right) \right)^{-1} \simeq \frac{\eta V_T}{I_q}$$

Come si nota, la resistenza dinamica r_d dipende inversamente dal punto di lavoro del diodo.




Figura 2.3: Linearizzazione per piccoli segnali (resistenza dinamica). Nell'intorno del punto di lavoro Q , piccole variazioni di tensione e corrente (v_{ak} e i) consentono di approssimare la curva esponenziale tramite la sua retta tangente, il cui coefficiente angolare è l'inverso della resistenza dinamica r_d .

2.2 Quadripoli o Doppi Bipoli

Un quadripolo è un componente o un circuito visto dall'esterno tramite quattro morsetti (due porte d'ingresso e due porte d'uscita).

Analogamente a quanto visto per il diodo, possiamo descrivere le equazioni del quadripolo sfruttando un'espansione di Taylor (linearizzazione) nell'intorno di un punto di lavoro Q . A seconda di quali variabili (correnti o tensioni) scegliamo come indipendenti, otteniamo diversi modelli matematici e matrici caratteristiche.

2.2.1 Modelli dei Quadripoli

Si ricorda la dualità tra resistenza e conduttanza (e tra impedenza e ammettenza):

$$R \text{ (resistenza)} \xleftrightarrow{(\cdot)^{-1}} G \text{ (conduttanza)} \quad ; \quad Z \text{ (impedenza)} \xleftrightarrow{(\cdot)^{-1}} Y \text{ (ammettenza)}$$

► **Modello a parametri Y (Ammettenze):** I quadripoli possono essere caratterizzati fissando le tensioni V_1 e V_2 alle due porte. Le correnti sono variabili dipendenti: $I_i = f(V_1, V_2)$.




Figura 2.4: Schema a blocchi descritto mediante i parametri di ammettenza Y . Variabili indipendenti: V_1, V_2 .

Linearizzando per piccoli segnali otteniamo:

$$I_i \simeq I_{qi} + \sum_j \left. \frac{\partial I_i}{\partial V_j} \right|_q (V_j - V_{qj}) \quad \Rightarrow \quad i_i = \left. \frac{\partial I_i}{\partial V_1} \right|_q v_1 + \left. \frac{\partial I_i}{\partial V_2} \right|_q v_2 \equiv \sum_j Y_{ij} v_j$$

I parametri della matrice delle ammettenze Y sono le derivate parziali nel punto di lavoro:

$$Y_{ij} = \left. \frac{\partial I_i}{\partial V_j} \right|_q$$

- ▷ **Modello a parametri Z (Impedenze):** Caratterizzato fissando le correnti I_1 e I_2 alle porte d'ingresso e d'uscita. Le tensioni sono dipendenti: $V_i = f(I_1, I_2)$.




Figura 2.5: Modello a parametri Z . Variabili indipendenti: I_1, I_2 .

Linearizzando per piccoli segnali:

$$V_i \simeq V_{qi} + \sum_j \left. \frac{\partial V_i}{\partial I_j} \right|_q (I_j - I_{qj}) \Rightarrow v_i = \left. \frac{\partial V_i}{\partial I_1} \right|_q i_1 + \left. \frac{\partial V_i}{\partial I_2} \right|_q i_2 \equiv \sum_j Z_{ij} i_j$$

I parametri della matrice delle impedenze Z sono:

$$Z_{ij} = \left. \frac{\partial V_i}{\partial I_j} \right|_q$$

Nota: idealmente, come per le equivalenze Thevenin-Norton, ci sono dei casi di singolarità in cui tali matrici sono singolari (non invertibili).

- ▷ **Modello a parametri H (Ibrido):** Caratterizzato fissando I_1 e V_2 .




Figura 2.6: Modello a parametri Ibridi H . Variabili indipendenti: I_1, V_2 .

Partendo dalle relazioni base $V_1 = f(I_1, V_2)$ e $I_2 = f(I_1, V_2)$, per piccoli segnali si definiscono i parametri h_{ij} :

$$\begin{aligned} v_1 &= \left. \frac{\partial V_1}{\partial I_1} \right|_q i_1 + \left. \frac{\partial V_1}{\partial V_2} \right|_q v_2 \\ i_2 &= \left. \frac{\partial I_2}{\partial I_1} \right|_q i_1 + \left. \frac{\partial I_2}{\partial V_2} \right|_q v_2 \end{aligned}$$

H è una matrice ibrida i cui coefficienti hanno dimensioni fisiche eterogenee.

- ▷ **Modello a parametri M (Ibrido Inverso):** Caratterizzato fissando V_1 e I_2 .




Figura 2.7: Modello a parametri Ibridi Inversi M . Variabili indipendenti: V_1, I_2 .

Partendo da $I_1 = f(V_1, I_2)$ e $V_2 = f(V_1, I_2)$, definiamo i parametri m_{ij} :

$$i_1 = \left. \frac{\partial I_1}{\partial V_1} \right|_q v_1 + \left. \frac{\partial I_1}{\partial I_2} \right|_q i_2$$

$$v_2 = \left. \frac{\partial V_2}{\partial V_1} \right|_q v_1 + \left. \frac{\partial V_2}{\partial I_2} \right|_q i_2$$

M è la matrice ibrida inversa, anche in questo caso con coefficienti dimensionalmente eterogenei.

2.2.2 Caratterizzazione sperimentale dei parametri

Come facciamo a misurare e caratterizzare i parametri di questi modelli mediante misure in laboratorio? Si procede annullando di volta in volta una delle variabili indipendenti (creando cortocircuiti o circuiti aperti per i piccoli segnali).

Esempio per i parametri H :

★ $h_{11} = \left. \frac{\partial V_1}{\partial I_1} \right|_q = \left. \frac{v_1}{i_1} \right|_{v_2=0} \quad \hookrightarrow$ devo spegnere il generatore in alternata di v_2 (ovvero, porta 2 in **cortocircuito**).

★ $h_{12} = \left. \frac{\partial V_1}{\partial V_2} \right|_q = \left. \frac{v_1}{v_2} \right|_{i_1=0} \quad \hookrightarrow$ devo spegnere la corrente i_1 (ovvero, porta 1 a **circuito aperto**).

★ $h_{21} = \left. \frac{\partial I_2}{\partial I_1} \right|_q = \left. \frac{i_2}{i_1} \right|_{v_2=0} \quad \hookrightarrow$ devo spegnere il generatore in alternata di v_2 (porta 2 in **cortocircuito**).

★ $h_{22} = \left. \frac{\partial I_2}{\partial V_2} \right|_q = \left. \frac{i_2}{v_2} \right|_{i_1=0} \quad \hookrightarrow$ devo spegnere la corrente i_1 (porta 1 a **circuito aperto**).

Estensione agli altri modelli: La logica è identica per le altre rappresentazioni:

• $Y_{ij} = \left. \frac{\partial I_i}{\partial V_j} \right|_q = \left. \frac{i_i}{v_j} \right|_{v_{k \neq j}=0} \quad \hookrightarrow$ devo spegnere il generatore in alternata v_k ponendo la rispettiva porta in **cortocircuito**.

• $Z_{ij} = \left. \frac{\partial V_i}{\partial I_j} \right|_q = \left. \frac{v_i}{i_j} \right|_{i_{k \neq j}=0} \quad \hookrightarrow$ devo spegnere la corrente i_k ponendo la rispettiva porta a **circuito aperto**.

2.2.3 Teorema di Sostituzione

L'equazione di maglia di questi circuiti è la stessa. Questo principio mostra che una caduta di potenziale su una resistenza può essere schematizzata con un generatore di tensione dipendente (concetto base per i modelli dei transistor).




Figura 2.8: Equivalenze secondo il Teorema di Sostituzione. Notare l'uso del generatore dipendente (simbolo a rombo).

2.2.4 Rappresentazione a Piccolo Segnale: Modello H

Il modello a parametri ibridi H si rappresenta circuitalmente nel modo seguente:




Figura 2.9: Circuito equivalente a piccolo segnale per il modello a parametri ibridi H .

Come visto in precedenza, le equazioni sono:

$$v_1 = \left. \frac{\partial V_1}{\partial I_1} \right|_q i_1 + \left. \frac{\partial V_1}{\partial V_2} \right|_q v_2 = h_{11}i_1 + h_{12}v_2$$

$$i_2 = \left. \frac{\partial I_2}{\partial I_1} \right|_q i_1 + \left. \frac{\partial I_2}{\partial V_2} \right|_q v_2 = h_{21}i_1 + h_{22}v_2$$

Esempio: Partitore di tensione come quadripolo




Figura 2.10: Partitore di tensione visto come quadripolo.

Calcoliamo i parametri H :

- $h_{11} = Z_1$: cortocircuito v_2 , quindi i_1 passa solo in Z_1 e poi nel corto.
- $h_{12} = 1$: circuito aperto in porta 1, quindi $v_1 = v_2$ (non c'è caduta su Z_1 , tutta la tensione cade su Z_2).
- $h_{21} = -1$: cortocircuito v_2 , quindi tutta la corrente scorre in uscita, da cui $|i_1| = |i_2|$ ma con segno opposto.
- $h_{22} = \frac{1}{Z_2}$: circuito aperto in porta 1, quindi la corrente i_2 passa solo in Z_2 .

2.2.5 Amplificatore di Tensione

Un amplificatore reale pilotato da un generatore reale (V_S, R_S) e chiuso su un carico (R_L) .




Figura 2.11: Amplificatore di tensione inserito tra sorgente e carico.

Il guadagno in tensione è $A_V = \frac{V_{out}}{V_S}$. Chiamando $|H| = h_{11}h_{22} - h_{12}h_{21}$ il determinante della matrice H :

▷ **Calcolo in condizioni ideali:** $R_L = \infty$ e $R_S = 0$. Sapendo che $V_S = v_1$ e $V_{out} = v_2$:

$$\begin{aligned} i_2 = 0 &\implies i_1 = -\frac{h_{22}}{h_{21}}v_2 \implies v_1 = \frac{h_{21}h_{12} - h_{11}h_{22}}{h_{21}}v_2 \\ &\implies A_V = \frac{v_2}{v_1} = \frac{h_{21}}{h_{21}h_{12} - h_{11}h_{22}} = -\frac{h_{21}}{|H|} \end{aligned}$$

▷ **Calcolo in condizioni non ideali in uscita:** $R_L < \infty$, $R_S = 0$. Uso l'equivalente di Thevenin. La tensione a circuito aperto l'abbiamo appena calcolata: $V_T = v_2(\text{aperto}) = -\frac{h_{21}}{|H|}v_1$. La resistenza d'uscita è $R_T = \frac{h_{11}}{|H|}$.

$$V_{out} = \frac{R_L}{R_L + R_T}V_T = -\frac{h_{21}}{|H|}v_1 \frac{R_L}{R_L + \frac{h_{11}}{|H|}} = -\frac{h_{21}v_1}{|H| + h_{11}/R_L}$$

E poiché $V_S = v_1$:

$$\implies A_V = \frac{V_{out}}{V_S} = -\frac{h_{21}}{|H| + h_{11}/R_L}$$

▷ **Calcolo in condizioni non ideali in ingresso:** $R_L = \infty$, $R_S > 0$. Essendo $v_1 = V_S - i_1R_S$ e $Z_{in} = \frac{v_1}{i_1}$:

$$V_S = \left(1 + \frac{R_S}{Z_{in}}\right)v_1 \implies A_V = \frac{v_2}{V_S} = -\frac{h_{21}}{|H| + h_{22}R_S}$$

2.2.6 Amplificatori a Cascata e Filtri

Quando due stadi amplificatori sono collegati in cascata, il guadagno complessivo non è semplicemente il prodotto dei guadagni isolati: occorre tenere conto dell'interazione tra i due stadi attraverso il **fattore di partizione**, che dipende dall'adattamento d'impedenza tra i blocchi:

$$A_{cas} = A_1 \cdot A_2 \cdot \underbrace{\frac{Z_{in}^{(2)}}{Z_{in}^{(2)} + Z_{out}^{(1)}}}_{\text{fattore di carico}} \quad (2.1)$$

Il fattore di carico vale 1 solo nel caso ideale $Z_{out}^{(1)} \ll Z_{in}^{(2)}$. In tutti gli altri casi riduce il guadagno effettivo. Questo termine è fondamentale nell'analisi del filtro passa-banda.

Filtro Passa-Basso (LP)

La cella RC passa-basso lascia passare le frequenze $\omega \ll \omega_{LP} = 1/(RC)$ e attenua progressivamente quelle superiori. Il condensatore, con impedenza $Z_C = 1/(i\omega C)$ decrescente all'aumentare di ω , devia la corrente verso massa per le alte frequenze.




Figura 2.12: Cella passa-basso passiva (RC). La funzione di trasferimento è $A_{LP} = 1/(1 + i\omega/\omega_{LP})$, con $\omega_{LP} = 1/(RC)$. Al di sopra di ω_{LP} il guadagno cala di -20 dB/decade.

Le impedenze equivalenti viste dalle porte del quadripolo sono:

$$Z_{in}^{LP} = R + \frac{1}{i\omega C} = \frac{Z_C}{A_{LP}}, \quad Z_{out}^{LP} = R \parallel \frac{1}{i\omega C} = A_{LP} \cdot R \quad (2.2)$$

Filtro Passa-Alto (HP)

La cella CR passa-alto blocca la componente continua e le basse frequenze $\omega \ll \omega_{HP} = 1/(RC)$. Alle alte frequenze il condensatore si comporta come un cortocircuito e $v_{out} \approx v_{in}$.




Figura 2.13: Cella passa-alto passiva (CR). La funzione di trasferimento è $A_{HP} = (i\omega/\omega_{HP})/(1 + i\omega/\omega_{HP})$, con $\omega_{HP} = 1/(RC)$. Al di sotto di ω_{HP} il guadagno cala di $+20$ dB/decade.

Le impedenze equivalenti sono:

$$Z_{in}^{HP} = R + \frac{1}{i\omega C} = \frac{R}{A_{HP}}, \quad Z_{out}^{HP} = R \parallel \frac{1}{i\omega C} = A_{HP} \cdot Z_C \quad (2.3)$$

Filtro Passa-Banda (Cascata LP-HP)

Il filtro passa-banda si ottiene collegando in cascata uno stadio passa-basso (Stadio 1) e uno stadio passa-alto (Stadio 2). Lo Stadio 1 taglia le frequenze troppo alte; lo Stadio 2 taglia le frequenze troppo basse. La frequenza di centro-banda è $\bar{\omega} = \sqrt{\omega_{LP}\omega_{HP}}$.




Figura 2.14: Filtro passa-banda ottenuto dalla cascata LP-HP. Lo Stadio 1 (tratteggiato sinistro) è un passa-basso RC; lo Stadio 2 (tratteggiato destro) è un passa-alto CR. I due stadi interagiscono tramite il fattore di partizione $Z_{in}^{(2)}/(Z_{in}^{(2)} + Z_{out}^{(1)})$.

Le matrici ibride H dei due stadi sono:

$$H_1 = \begin{pmatrix} R_1 & 1 \\ -1 & i\omega C_1 \end{pmatrix}, \quad H_2 = \begin{pmatrix} (i\omega C_2)^{-1} & 1 \\ -1 & R_2^{-1} \end{pmatrix}$$

I guadagni isolati dei due stadi risultano:

$$A_1(\omega) = \frac{1}{1 + i\omega/\omega_{LP}}, \quad A_2(\omega) = \frac{i\omega/\omega_{HP}}{1 + i\omega/\omega_{HP}}$$

Dalle relazioni matriciali ($Z_{in}Z_{out} = h_{11}/h_{22}$) si ricavano le impedenze:

$$Z_{out}^{(1)} = A_1 R_1, \quad Z_{in}^{(1)} = \frac{R_1}{1 - A_1} \quad (2.4)$$

$$Z_{in}^{(2)} = \frac{R_2}{A_2}, \quad Z_{out}^{(2)} = \left(\frac{1}{R_2} + i\omega C_2 \right)^{-1} \quad (2.5)$$

Sostituendo nella formula del partitore per la cascata, il guadagno del passa-banda è:

$$A_{BP} = A_1 A_2 \cdot \frac{Z_{in}^{(2)}}{Z_{in}^{(2)} + Z_{out}^{(1)}} = \frac{A_{LP} A_{HP}}{1 + \frac{R_1}{R_2} A_{LP} A_{HP}} \quad (2.6)$$

Analisi della Funzione di Trasferimento del Passa-Banda

Per $R_1 = R_2$ la funzione di trasferimento si semplifica:

$$\begin{aligned} T_{BP}(\omega) &= \frac{A_{LP} A_{HP}}{1 + A_{LP} A_{HP}} \\ &= \frac{1}{2 + \frac{\omega_{HP}}{\omega_{LP}} + i \left(\frac{\omega}{\omega_{LP}} - \frac{\omega_{HP}}{\omega} \right)} \end{aligned} \quad (2.7)$$

Il modulo $|T_{BP}|$ è massimo quando la parte immaginaria al denominatore si annulla:

$$\frac{\omega}{\omega_{LP}} - \frac{\omega_{HP}}{\omega} = 0 \implies \boxed{\omega = \bar{\omega} = \sqrt{\omega_{LP} \omega_{HP}}}$$

In $\bar{\omega}$, la funzione è reale pura ($T_{BP}(\bar{\omega}) \in \mathbb{R}$), quindi il segnale non subisce sfasamento. Alle frequenze di taglio ω'_{HP} e ω'_{LP} il guadagno scende a $1/\sqrt{2}$ del massimo (-3 dB) e lo sfasamento è di $\mp 45^\circ$.




Figura 2.15: Diagramma di Bode del modulo per il filtro passa-banda ($R_1 = R_2$, $\omega_{HP} = 300 \text{ rad/s}$, $\omega_{LP} = 10^4 \text{ rad/s}$). La curva verde ($|A_{LP}|$) attenua le alte frequenze; la curva blu ($|A_{HP}|$) attenua le basse; la curva rossa ($|T_{BP}|$) raggiunge il massimo alla frequenza di centro-banda $\bar{\omega} \approx 1732 \text{ rad/s}$ (tratto arancione). La linea tratteggiata grigia indica il livello -3 dB ($|T| = 1/\sqrt{2}$), che definisce le frequenze di taglio del passa-banda.

Simmetrie del sistema:

- ▷ **Modulo (simmetria pari):** $|T_{BP}(\omega)|$ è una funzione pari rispetto a $\bar{\omega}$ in scala logaritmica. Le frequenze di taglio ω'_{LP} e ω'_{HP} sono equidistanti (in dB) da $\bar{\omega}$:

$$T_{BP}(\omega_1) = T_{BP}^*(\omega_2) \quad \forall \omega_1, \omega_2 \text{ simmetriche a } \bar{\omega}$$

- ▷ **Fase (simmetria dispari):** $\Delta\varphi_{BP}(\omega)$ è dispari rispetto a $\bar{\omega}$; vale $\pm 45^\circ$ alle frequenze di taglio:

$$\Delta\varphi(\omega_1) = -\Delta\varphi(\omega_2) \quad \forall \omega_1, \omega_2 \text{ simmetriche a } \bar{\omega}$$

Frequenze di taglio e larghezza di banda: Imponendo $|T_{BP}(\omega'_i)| = |T_{BP}(\bar{\omega})|/\sqrt{2}$, il denominatore fornisce:

$$\omega^2 - \bar{\omega}^2 = \pm \omega (2\omega_{LP} + \omega_{HP}) \quad (2.8)$$

$$\omega'_i = \pm \frac{2\omega_{LP} + \omega_{HP}}{2} + \sqrt{\left(\frac{2\omega_{LP} + \omega_{HP}}{2}\right)^2 + \bar{\omega}^2} \quad (2.9)$$

Da cui la **larghezza di banda**:

$$\boxed{\Delta\omega' = \omega'_{LP} - \omega'_{HP} = 2\omega_{LP} + \omega_{HP}} \quad (2.10)$$

2.2.7 Amplificatore di Corrente

Un amplificatore di corrente è pilotato da un generatore di corrente reale (I_S, R_S) e carica l'uscita su R_L . Il guadagno in corrente è $A_i = i_{out}/I_S$.



Figura 2.16: Amplificatore di corrente connesso a un generatore reale (I_S , R_S) e a un carico R_L . La tensione v_1 si misura ai morsetti di ingresso, v_2 a quelli di uscita; i_{out} è la corrente nel carico.

- ▷ **Condizioni ideali** ($R_S = \infty$, $R_L = 0$): Il generatore di corrente ideale forza $i_1 = I_S$; il cortocircuito in uscita annulla il termine $h_{12}v_2$.

$$Z_{in} = \frac{v_1}{i_1} = h_{11}, \quad Z_{out} = \frac{v_2}{i_{out}} = \frac{1}{h_{22}}, \quad A_i = -h_{21} \quad (2.11)$$

- ▷ **Condizioni reali** ($R_S < \infty$, $R_L > 0$): Il blocco generatore + quadripolo si vede dal carico come un generatore Norton con corrente $i_N = -h_{21}i_1$ e resistenza $R_N = Z'_{out}$:

$$A'_i = A_i \cdot \frac{R_N}{R_N + R_L} \quad (R_N = Z'_{out}) \quad (2.12)$$

$$Z'_{in} = h_{11} \left(1 + \frac{h_{12}h_{21}}{h_{22} + 1/R_L} \right) \quad (2.13)$$

L'impedenza d'ingresso Z'_{in} dipende da R_L attraverso il termine di retroazione $h_{12}h_{21}$.

Amplificatori a segnali misti. Quando ingresso e uscita hanno natura diversa si parla di:

- $V_{in} \rightarrow I_{out}$: **Transconduttanza** (convertitore tensione→corrente), con guadagno $G_m = i_{out}/v_{in}$ [A/V].
- $I_{in} \rightarrow V_{out}$: **Transimpedenza** (convertitore corrente→tensione), con guadagno $R_m = v_{out}/i_{in}$ [V/A].

2.2.8 Circuito Auto-Oscillante con Feedback Positivo

Un oscillatore sinusoidale si realizza chiudendo un amplificatore con una rete di feedback che introduce, alla frequenza di oscillazione, un guadagno di anello unitario e uno sfasamento di π . La rete di feedback più semplice è una catena di n celle RC passa-alto.

Ponendo $x = \omega RC$ (frequenza normalizzata) le formule seguenti usano la variabile ix come fattore adimensionale.




Figura 2.17: Singola cella passa-alto (CR) con $x = \omega RC$. L'uscita v_b è sfasata di quasi $+90^\circ$ rispetto a v_a per $x \ll 1$, e di 0° per $x \gg 1$.

Singolo stadio (cella HP)

$$Z_{in,1} = R + \frac{1}{i\omega C} = R \frac{1+ix}{ix}, \quad Z_{out,1} = R \parallel \frac{1}{i\omega C} = R \frac{1}{1+ix} \quad (2.14)$$

$$A_1 = \frac{ix}{1+ix}$$

Doppio stadio (cascata a-b) Due celle in cascata, tenendo conto del carico della seconda sul primo:

$$A_2 = A_1^2 \cdot \frac{Z_{in,1}}{Z_{in,1} + Z_{out,1}} = \frac{(ix)^2}{1-x^2+3ix} \quad (2.15)$$

$$Z_{in,2} = R \frac{1+3ix-x^2}{ix(1+2ix)} \quad (2.16)$$




Figura 2.18: Rete di sfasamento a tre stadi RC (“Phase-Shift Network”). Ciascuna cella (a, b, c) contribuisce uno sfasamento crescente verso $+90^\circ$; il totale raggiunge $\varphi = \pi$ per un unico valore $x_0 = \omega_0 RC$.

Triplo stadio (rete di sfasamento a-b-c)

$$A_3 = A_1 A_2 \frac{Z_{in,2}}{Z_{in,2} + Z_{out,1}} = \frac{(ix)^3}{1-6x^2+i(5x-x^3)}$$

Esiste un’unica frequenza ω_0 per cui lo sfasamento complessivo della rete è $\varphi = \pi$. Affinché l’oscillatore si inneschi, il guadagno dell’amplificatore deve compensare esattamente le perdite introdotte dalla rete, in accordo con la **condizione di Barkhausen**:

$$\boxed{\varphi = \pi \implies A_3(x_0) \in \mathbb{R} \implies \text{Im}[A_3(x_0)] = 0} \quad (2.17)$$

Annullando la parte immaginaria del denominatore di A_3 :

$$5x_0 - x_0^3 = 0 \implies x_0 = \sqrt{5} \implies \omega_0 = \frac{\sqrt{5}}{RC}$$

In $x_0 = \sqrt{5}$ il guadagno della rete è $|A_3(x_0)| = 1/29$: l’amplificatore deve quindi avere un guadagno $|A_V| \geq 29$ per sostenere l’oscillazione.

Capitolo 3. Transistor BJT (Bipolar Junction Transistor)

3.1 Amplificatore di Tensione a Elettore Comune

Il BJT è caratterizzato da due giunzioni (Base-Elettore e Base-Collettore). Per il corretto funzionamento, si assumono due caratteristiche costruttive fondamentali:

- La giunzione di base è molto più stretta ($\ll$) di quella di collettore ed elettore.
- Il drogaggio dell'elettore è maggiore ($>$) di quello del collettore.




Figura 3.1: Schema dell'amplificatore BJT a elettore comune. Il partitore R_1 – R_2 stabilizza il punto di lavoro (polarizzazione fissa). R_C è la resistenza di carico al collettore; R_E introduce la degenerazione d'elettore che migliora la stabilità termica. I condensatori C_{in} e C_{out} disaccoppiano la componente continua dal segnale.




Figura 3.2: Simboli circuitali del BJT npn (sinistra) e pnp (destra). Nel npn la freccia all'emettitore punta verso l'esterno (convenzione: direzione della corrente); nel pnp punta verso il transistor.

Diagrammi a Bande di Energia (Qualitativi)

Il BJT può essere compreso intuitivamente in termini di barriere di potenziale fra i tre semiconduttori drogati.

- ▷ **BJT non polarizzato:** In assenza di generatori, alle giunzioni B-E e B-C si formano due barriere di potenziale per gli elettroni (provenienti da E e da C rispettivamente). Il sistema è in equilibrio e non scorre corrente netta.
- ▷ **BJT polarizzato in zona attiva** (B-E in PD, B-C in PI): La barriera B-E viene abbassata dalla polarizzazione diretta: gli elettroni passano da E a B. La base è molto stretta ($W_B \ll$ diffusione), quindi la maggior parte degli elettroni attraversa senza ricombinarsi e viene *raccolta* al collettore (barriera B-C inclinata favorevolmente dalla polarizzazione inversa). Solo la frazione $(1 - \alpha_F)$ si ricombina con le lacune libere in base, generando la piccola corrente di base $I_B \ll I_C, I_E$.

$$I_C = \alpha_F I_E, \quad I_B = (1 - \alpha_F) I_E, \quad \alpha_F \in [0.99, 0.995]$$

Equazioni di Ebers-Moll

Il modello matematico completo del BJT combina la legge di Kirchhoff sulle correnti con le equazioni di Shockley modificate per ciascuna giunzione:

$$I_C + I_B + I_E = 0 \quad (\text{KCL})$$

$$I_E = -I_{ES} \left[e^{V_{BE}/(mV_T)} - 1 \right] + \alpha_R I_{CS} \left[e^{V_{BC}/(mV_T)} - 1 \right] \quad (\text{E-M Emit.})$$

$$I_C = -I_{CS} \left[e^{V_{BC}/(mV_T)} - 1 \right] + \alpha_F I_{ES} \left[e^{V_{BE}/(mV_T)} - 1 \right] \quad (\text{E-M Coll.})$$

I parametri chiave del modello di Ebers-Moll sono:

Parametro	Valore tipico	Significato fisico
α_F	0.990–0.995	Fraz. di elettroni di E che raggiungono C (operazione diretta)
α_R	0.40–0.80	Fraz. di elettroni di C che raggiungono E (operazione inversa)
m	1–2	Fattore di idealità del diodo
V_T	26 mV (a 300 K)	Potenziale termico $k_B T/q$

In zona attiva si può ricavare la relazione fondamentale $\beta_F = \alpha_F/(1 - \alpha_F)$, che lega il guadagno di corrente al parametro di trasporto α_F :

$$\boxed{\beta_F = \frac{\alpha_F}{1 - \alpha_F} = \frac{I_C}{I_B}} \quad (3.1)$$

In zona attiva si usa inoltre la relazione $V_{BC} = V_{BE} - V_{CE} \simeq V_\gamma - V_{CE}$, dove V_γ è la tensione di soglia (*knee voltage*) della giunzione: $V_\gamma = 0.6 \text{ V}$ (Si), $V_\gamma = 0.2 \text{ V}$ (Ge).

3.2 Configurazioni del BJT

Il BJT è un tripolo: per usarlo come quadripolo è necessario mettere un terminale in comune tra ingresso e uscita. Le tre configurazioni fondamentali prendono il nome dal terminale condiviso.




Figura 3.3: Le tre configurazioni fondamentali del BJT npn. In ciascuna, il terminale comune (collegato a massa o a V_{CC}) non trasporta segnale. La configurazione CE è la più usata per amplificatori di tensione; la CB per alta frequenza; la CC (“emitter follower”) per adattamento di impedenza.

Configurazione	A_V	Z_{in}	Z_{out}
CE (Emettitore Comune)	$-\beta_F R_C / r_{BE} \gg 1$	r_{BE} (med.)	R_C (alta)
CB (Base Comune)	$\approx \alpha_F R_C / r_E \gg 1$	r_E (bassa)	R_C (alta)
CC (Collettore Comune)	< 1 (buffer)	$\beta_F R_E$ (alta)	r_E (bassa)

Caratteristiche d’Uscita del Modello CE

Il grafico I_C vs V_{CE} a I_B costante mostra le tre zone di funzionamento del BJT. Ogni curva è parametrizzata dal valore di I_B ; nella regione attiva le curve sono quasi orizzontali (pendenza dovuta all’effetto Early).




Figura 3.4: Caratteristiche d'uscita $I_C(V_{CE})$ del modello CE ($\beta_F = 120$). Le curve blu (una per ogni valore di I_B da 2 a $12 \mu\text{A}$) mostrano le tre zone: *saturazione* (a sinistra, dove $I_C \propto V_{CE}$), *regione attiva* (centrale, curve quasi orizzontali) e *interdizione* (curva $I_B = 0$). La retta di carico tratteggiata (rossa) interseca le curve nel punto di lavoro Q .

Nella regione attiva le curve $I_C(V_{CE}, I_B)$ sono quasi orizzontali, quindi I_C è pressoché indipendente da V_{CE} : il BJT si comporta come un generatore di corrente controllato. I parametri H a piccolo segnale valgono:

Param.	Definizione	Espressione	Valore tipico	Significato fisico
h_{11}	$v_{be}/i_b _{v_{ce}=0}$	$r_{BE} = mV_T/I_{BQ}$	$\sim 1 \text{ k}\Omega$	Resist. dinamica giunz. BE
h_{21}	$i_c/i_b _{v_{ce}=0}$	β_F	50–500	Guadagno di corrente
h_{22}	$i_c/v_{ce} _{i_b=0}$	$1/r_{CE} \simeq 0$	$\sim 0.1 \text{ mA/V}$	Ammettanza di uscita (Early)
h_{12}	$v_{be}/v_{ce} _{i_b=0}$	$\simeq 0$	$\ll 1$	Retroazione interna (trascurabile)

Effetto Early: All'aumentare di V_{CE} , la regione di svuotamento della giunzione B–C si allarga, riducendo la larghezza effettiva della base W_B . Questo aumenta la probabilità che gli elettroni raggiungano il collettore ($\alpha_F \rightarrow 1$) e produce una lieve crescita di I_C con V_{CE} (pendenza finita delle curve in regione attiva, rappresentata da $h_{22} \neq 0$). Le curve della caratteristica, se prolungate, si incontrano in un punto sull'asse negativo $V_{CE} = -V_A$ (*tensione di Early* $V_A \approx 50\text{--}200 \text{ V}$).

Effetto Transistor: Si verifica quando B–C è polarizzata inversamente e B–E direttamente (con $V_E < V_B < V_C$ nei npn). Dopo che gli elettroni attraversano la giunzione B–E, la maggior parte di essi tende a raggiungere il Collettore senza ricombinarsi in base, grazie alla base stretta e al campo elettrico della giunzione B–C.

Zone di Funzionamento del BJT

La barriera di potenziale V_γ (*knee voltage*) dipende dal materiale: $V_\gamma = 0.6 \text{ V}$ per il Silicio (Si), $V_\gamma = 0.2 \text{ V}$ per il Germanio (Ge). (PI = Polarizzazione Inversa, PD = Polarizzazione Diretta)

Zona	Giunz. BE / BC	Condizione su V	Comportamento
Attiva	PD / PI	$V_\gamma \lesssim V_{BE} < V_{CE}$	Amplificazione: $I_C = \beta_F I_B$
Saturazione	PD / PD	$0 \lesssim V_{CE} < V_\gamma \lesssim V_{BE}$	$I_C \propto V_{CE}$, BJT come resistenza
Interdizione	PI / PI	$V_{BE} \approx 0$	$I_C \simeq 0$, BJT aperto

- ▷ **Zona Attiva** (B–C in PI, B–E in PD): $I_C = \beta_F I_B$, indipendente da V_{CE} al primo ordine. È la zona di amplificazione lineare.
- ▷ **Saturazione** (entrambe le giunzioni in PD): $V_{CE,sat} \approx 0.1\text{--}0.2\text{ V}$. Il BJT è un interruttore chiuso (“on”).
- ▷ **Interdizione** (entrambe in PI): $I_C \approx 0$, il BJT è un interruttore aperto (“off”).

3.3 Riepilogo dei Modelli Equivalenti degli Amplificatori

Un amplificatore visto come quadripolo può essere descritto mediante due classi di schemi equivalenti: lo schema di **Thévenin** (generatore di tensione in serie all'impedenza) e lo schema di **Norton** (generatore di corrente in parallelo all'impedenza). Il tipo di schema adottato dipende dalla natura dei segnali di ingresso e di uscita.

Amplificatore Tensione–Tensione (Schema di Thévenin)

Il quadripolo è equivalente a un generatore di tensione controllato in tensione: Z_{in} e Z_{out} sono in serie ai rispettivi generatori.




Figura 3.5: Schema equivalente di Thévenin di un amplificatore tensione–tensione. L'impedenza Z_{out} è in serie al generatore controllato.

Le condizioni di funzionamento limite sono:

- ▷ $R_L = \infty$ (circuito aperto in uscita):

$$v_{out} = A_V v_{in}$$

- ▷ $R_L < \infty$ (carico reale), con $Z_{out} \ll R_L$:

$$v_{out} = \frac{R_L}{R_L + Z_{out}} A_V v_{in} \approx A_V v_{in} \quad (\text{se } Z_{out} \ll R_L)$$

In condizioni reali i parametri A_V , Z_{in} , Z_{out} dipendono dal punto di lavoro e dalla rete di collegamento:

$$A_V = A_V(H, R_L, R_S), \quad Z_{in} = Z_{in}(H, R_L), \quad Z_{out} = Z_{out}(H, R_S).$$

Amplificatore Tensione–Tensione (Schema di Norton)

In alternativa, la porta d'uscita può essere rappresentata con un generatore di corrente $A_I i_{in}$ in parallelo a Z_{out} (equivalente di Norton):




Figura 3.6: Schema equivalente di Norton di un amplificatore tensione–tensione. Il generatore di corrente $A_I i_{in}$ è in parallelo a Z_{out} .

Le condizioni limite sono:

- ▷ $R_L = \infty$: $i_{out} = A_I i_{in}$.
- ▷ $R_L < \infty$, con $Z_{out} \gg R_L$:

$$i_{out} = \frac{Z_{out}}{R_L + Z_{out}} A_I i_{in} \approx A_I i_{in} \quad (\text{se } Z_{out} \gg R_L)$$

Amplificatore Corrente–Corrente (Schema di Norton)

Per un amplificatore di corrente, il quadripolo è alimentato da un generatore di corrente reale (I_S , R_S) e caricato da R_L . Lo schema equivalente Norton prevede Z_{in} e Z_{out} in parallelo ai rispettivi generatori:




Figura 3.7: Schema equivalente Norton di un amplificatore corrente–corrente. La condizione ideale richiede $Z_{in} \rightarrow 0$ e $Z_{out} \rightarrow \infty$.

- ▷ $R_L = \infty$: $i_{out} = A_I i_{in}$ (nessuna corrente scorre nel carico).
- ▷ $R_L < \infty$: $v_{out} = R_L i_{out}$.

3.4 Amplificatore CE con Resistenza di Emettitore (R_E)

Configurazione di Base e Problema del Guadagno

Nella configurazione CE senza resistenza di emettitore il guadagno in tensione (in valore assoluto) risulta:

$$A_V = \frac{v_{CE}}{v_{BE}} = \frac{h_{21} R_C}{h_{11}} = \frac{\beta_F R_C}{r_{BE}} \geq 100,$$

un valore molto elevato ma *fortemente indeterminato*, poiché dipende dal punto di lavoro Q attraverso $r_{BE} = mV_T/I_{BQ}$.

L'impedenza d'uscita è:

$$Z_{out} = R_C \rightarrow \text{impedenza d'uscita elevata (non desiderata).}$$

Il conflitto fondamentale del CE è quindi che un guadagno elevato richiede R_C grande, ma ciò comporta anche una Z_{out} elevata, peggiorando il pilotaggio del carico.

Circuito con Resistenza di Emettitore

Per controllare il guadagno e stabilizzare il punto di lavoro si inserisce una resistenza R_E tra l'emettitore e massa. Il filtro passa-alto lato base è necessario per bloccare le componenti DC della sorgente.




Figura 3.8: Amplificatore CE con resistenza di emettitore R_E e partitore di polarizzazione R_1 – R_2 . Il condensatore di accoppiamento C_{in} blocca la componente continua della sorgente.

Analisi a Piccolo Segnale

Cortocircuitando tutti i generatori DC e i condensatori (a segnale), il modello a piccolo segnale del transistor è il modello ibrido- π con $h_{22} \simeq 0$. Sia $R_{11} = R_1 \parallel R_2 \parallel Z_{in}$ (vista dalla base).

Tensione di base v_B : Il partitore tra R_S e R_{11} attenua il segnale d'ingresso:

$$v_B = \frac{i\omega R_{11} C_{in}}{i\omega R_{11} C_{in} + 1} V_S \approx V_S \quad (\omega \gg \omega_{HP}),$$

dove $\omega_{HP} = 1/(R_{11} C_{in})$ è la frequenza di taglio inferiore del filtro passa-alto di accoppiamento. Nel seguito si considera solo la banda passante ($\omega \gg \omega_{HP}$) e si pone $v_B \approx V_S$ /partitore.

Equazione di maglia all'ingresso:

$$v_B = v_{BE} + v_{R_E} = r_{BE} i_B + R_E i_E = r_{BE} i_B + (1 + \beta_F) R_E i_B = [r_{BE} + (1 + \beta_F) R_E] i_B.$$

Guadagno in tensione A_V :

$$v_{out} = v_C = -R_C i_C = -R_C \beta_F i_B.$$

Sostituendo i_B :

$$A_V = \frac{v_{out}}{v_B} = -\frac{\beta_F R_C}{r_{BE} + (1 + \beta_F) R_E}.$$

Per $R_E \gg r_{BE}/(1 + \beta_F)$ la formula si semplifica in:

$$A_V \approx -\frac{R_C}{R_E},$$

risultato **indipendente da β_F** : il guadagno è determinato solo dal rapporto di resistenze esterne, il che costituisce una notevole stabilità rispetto alle variazioni di processo.

Impedenza d'ingresso vista dalla base:

$$Z_{in}^{(B)} = \frac{v_B}{i_B} = r_{BE} + (1 + \beta_F) R_E \gg r_{BE}. \quad (3.2)$$

Il fattore $(1 + \beta_F) R_E$ eleva significativamente l'impedenza d'ingresso: buona caratteristica per non caricare il generatore.

Impedenza d'uscita Z_{out} : Ponendo $V_S = 0$ e iniettando una corrente di prova i_x all'uscita (con tutti i generatori spenti):

$$i_{out} = i_C = \beta_F i_B \implies Z_{out} = \frac{v_{out}}{i_{out}} = R_C.$$

L'impedenza d'uscita rimane $Z_{out} = R_C$, che è **elevata**: ciò contrasta con il requisito di bassa impedenza d'uscita per un buon amplificatore di tensione.

Importante

Il conflitto intrinseco della configurazione CE è:

- Guadagno elevato $|A_V| \approx R_C/R_E$ richiede $R_C \gg R_E$.
- Ma $Z_{out} = R_C$ è quindi alta, degradando il pilotaggio del carico.

Per risolvere questo conflitto è necessario ricorrere alla configurazione a **collettore comune (CC)**, che presenta Z_{out} molto bassa.

3.5 Configurazione CC (Collettore Comune — *Emitter Follower*)

La configurazione a collettore comune (CC) ha il collettore collegato a V_{CC} (a massa per il segnale), l'ingresso in base e l'uscita all'emettitore:

$$\frac{v_{out}}{v_B} = \frac{(1 + \beta_F) R_E}{r_{BE} + (1 + \beta_F) R_E} \simeq 1 \quad \text{se } R_E \gg r_{BE} \quad (3.3)$$

Questa configurazione è anche chiamata *emitter follower* perché l'uscita "segue" l'ingresso con guadagno quasi unitario ma con Z_{out} molto bassa.

Le correnti e le impedenze caratteristiche in condizioni ideali valgono:

$$i_{out}(R_L = 0) = i_B + i_C = (1 + \beta_F) \frac{v_B}{r_{BE}} \quad (3.4)$$

$$Z_{out} \simeq \frac{r_{BE}}{\beta_F} \sim 10 \Omega \ll R_{carico} \quad (3.5)$$

3.6 Cascata CE $\rightarrow$ CC e Rete di Polarizzazione




Figura 3.9: Cascata CE $\rightarrow$ CC. Lo stadio CE fornisce il guadagno in tensione ($|A_V| \gg 1$); lo stadio CC (emitter follower) abbassa Z_{out} a pochi ohm.

Schema a blocchi della cascata:

Rete di polarizzazione e circuito equivalente Thévenin: Il partitore R_1 – R_2 polarizza la base e stabilizza il punto di quiescenza. Si sostituisce la rete con il suo equivalente Thévenin:

$$V_{BB} = \frac{R_2}{R_1 + R_2} V_{CC}, \quad R_{BB} = R_1 \parallel R_2$$




Figura 3.10: A sinistra: circuito di polarizzazione completo con partitore R_1 – R_2 , che definisce lo stato di quiescenza del BJT. A destra: equivalente Thévenin della rete di base con V_{BB} e R_{BB} .

3.7 Calcolo del Punto di Quiescenza (Bias Point)

Applicando Kirchhoff alla maglia di base nell'equivalente Thévenin (con $V_{BE} \simeq V_\gamma$):

$$I_{CQ} = \beta_F \frac{V_{BB} - V_\gamma}{R_{BB} + (1 + \beta_F)R_E} \simeq \frac{V_{BB} - V_\gamma}{R_E} \quad \text{se } R_E \gtrsim R_{BB} \quad (3.6)$$

La retta di carico in continua fornisce la tensione di collettore al punto Q:

$$V_{CC} \simeq (R_C + R_E) I_{CQ} + V_{CEQ} \quad (\beta_F \gg 1) \quad (3.7)$$

$$V_{CEQ} = V_{CC} - (R_C + R_E) I_{CQ} \quad (3.8)$$

Importante

La condizione $R_E \gtrsim R_{BB}$ garantisce che I_{CQ} dipenda essenzialmente da R_E e V_{BB} , *non* da β_F . Questo stabilizza il punto di lavoro al variare della temperatura e della dispersione costruttiva di β_F .

Procedura sperimentale:

1. Montare il circuito e verificare i valori dei componenti.
2. Misurare i valori di quiescenza: V_{BQ} , V_{EQ} , V_{CQ} con il voltmetro in continua.
3. Collegare il condensatore di disaccoppiamento e iniettare un segnale.
4. Verificare la risposta in frequenza (ad alta frequenza il guadagno decresce a causa delle capacità parassite delle giunzioni di semiconduttore).

3.8 BJT ad Alta Frequenza — Capacità Parassite

Ad alta frequenza le giunzioni del BJT presentano capacità parassite che modificano il comportamento del transistor. Le due capacità principali nel modello ad alta frequenza sono:




Figura 3.11: Modello del BJT ad alta frequenza. C_{BE} (blu) è la capacità della giunzione B–E (passa corrente e riduce il guadagno CBE). C_{BC} (rosso) accoppia l'uscita all'ingresso.

- ▷ **Bassa frequenza:** le capacità si comportano come circuiti aperti nei rami del modellino; il guadagno è costante.
- ▷ **Alta frequenza:** C_{BE} fa passare corrente e riduce il guadagno; l'effetto di C_{BC} è spiegato dal *Teorema di Miller*.

3.9 Teorema di Miller

Il teorema di Miller scompone un'impedenza Z collegata *tra* il nodo di ingresso (v_1) e quello di uscita ($v_2 = A v_1$) in due impedenze verso massa.




Figura 3.12: Schema del teorema di Miller. I_Z attraversa Z da v_1 a v_2 .

La corrente I_Z vale:

$$I_Z = \frac{\Delta V}{Z} = \frac{v_1 - v_2}{Z} = \frac{v_1(1 - A)}{Z} = \frac{v_2(1 - A)/A}{Z} \quad (3.9)$$

Questa corrente è equivalente a quella assorbita da due impedenze separate:

$$Z_1 = \frac{Z}{1 - A} \quad \text{in parallelo a } v_1 \quad (3.10)$$

$$Z_2 = \frac{AZ}{A - 1} \approx Z \quad \text{in parallelo a } v_2 \quad (3.11)$$

Nota: per Z_2 il segno cambia a causa della scelta del verso di I_Z .

Applicandolo a C_{BC} (che ha impedenza $Z = 1/(j\omega C_{BC})$) in un amplificatore **invertente** (es. CE con $A = -g_m R_C$):

$$Z_1 = \frac{Z}{1 - (-|A|)} = \frac{Z}{1 + |A|} \Rightarrow C_{1,\text{eff}} = C_{BC}(1 + |A|)$$

Importante

La capacità vista dall'ingresso viene *moltiplicata* per il fattore di guadagno. Di conseguenza, la banda passante si riduce all'aumentare del guadagno (**effetto Miller**). Da qui deriva l'invarianza del prodotto banda-guadagno:

invarianza del prodotto banda-guadagno: $|A_V| \cdot B = \text{costante}$

3.10 Transistor Darlington

- Amplificatore CE + CC con $Z_{in} = r_{BE} + (1 + \beta_F)R_E$ e $Z_{out} \simeq r_{BE}/\beta_F$ a collettori comuni.
- I due transistor (1 e 2) possono essere polarizzati direttamente dalla stessa maglia (base 2 connessa all'emettitore 1).

Capitolo 4. Amplificatori Operazionali e Retroazione

4.1 Introduzione agli Op-Amp

4.2 Filtri attivi e circuiti lineari

Siano nelle condizioni di poter applicare il principio CCV: linearità e idealità dell'Op-Amp.




Figura 4.1: Configurazione invertente per filtri attivi

- $V_d = V_{out}/A_d = 0$; $A_V = -Z_2/Z_1$

Caso 1: $Z_1 = R, Z_2 = (j\omega C)^{-1}$

Integratore ideale (anche a bassa frequenza)




Figura 4.2: Integratore ideale

- $A_V(\omega) = -(j\omega RC)^{-1}$ nel dominio della frequenza.
- $V_{out}(t) = -\frac{1}{RC} \int V_S(t') dt'$ nel dominio del tempo.

Limiti di funzionamento: $A_V(\omega \rightarrow 0) \rightarrow \infty$, quindi la componente continua di V_S deve essere nulla.

Integratore reale ($Z_1 = R_1, Z_2 = R_2 \parallel (j\omega C)^{-1}$)




Figura 4.3: Integratore reale (filtro passa-basso)

- $A_V(\omega) = -\frac{R_2}{R_1}(1 + j\omega R_2 C)^{-1} \rightarrow \text{filtro passa basso } f_L = (2\pi R_2 C)^{-1}$
- $A_{VMAX} = R_2/R_1 > 1$

Caso 2: $Z_1 = (j\omega C)^{-1}, Z_2 = R$

Derivatore ideale (anche ad alta frequenza)




Figura 4.4: Derivatore ideale

- $A_V(\omega) = -j\omega RC$ nel dominio della frequenza.
- $V_{out}(t) = -RC \frac{d}{dt} V_S(t)$ nel dominio del tempo.

Limiti di funzionamento: $A_V(\omega \rightarrow \infty) \rightarrow \infty$, quindi serve un limite alla banda dello spettro di V_S .

Derivatore reale ($Z_1 = R_1 + (j\omega C)^{-1}, Z_2 = R_2$)




Figura 4.5: Derivatore reale (filtro passa-alto)

- $A_V(\omega) = -\frac{R_2}{R_1} j\omega R_1 C (1 + j\omega R_1 C)^{-1} \rightarrow \text{filtro passa-alto } f_H = (2\pi R_1 C)^{-1}$
- $A_{VMAX} = R_2/R_1$

Importante

A guadagni massimi elevati corrispondono:

- f_L basse: per il $GBW = A_{MAX} f_L = \text{invariante}$.
- f_H alte: per riduzione della banda passante.

4.3 Caratteristiche reali degli Op-Amp

1. Capacità parassita in parallelo allo stadio di guadagno $\Rightarrow$ effetto = filtro passa-basso (f_L).

- $A_d(\omega) = \frac{A_0}{\sqrt{1+j\omega/\omega_0}}$ per il teorema di Miller.

Esempio: amplificatore non invertente.

$$V_- = \frac{R_1}{R_1 + R_2} V_{out} \equiv \beta V_{out}, \quad V_+ = V_S \Rightarrow V_{out} = \frac{A_d}{1 + \beta A_d} V_S$$

$\Rightarrow$ guadagno massimo: $A_M = A_0/(1 + \beta A_0) < A_0 =$ guadagno di centro-banda

$\Rightarrow$ frequenza di taglio: $f_L = f_0(1 + \beta A_0) > f_0 =$ frequenza del filtro

Invarianza del prodotto GBW: $GBW = A_M f_L = A_0 f_0 = \text{invariante}$.

2. Capacità parassita + corrente limitata in uscita $\Rightarrow$ effetto = slew-rate. $C \frac{dV_C}{dt} = I_C < \infty \Rightarrow \frac{dV_C}{dt} < \infty \Rightarrow$ non c'è una variazione immediata nei segnali di ingresso allo stadio di guadagno: c'è un riverbero in tutti gli stadi successivi, quindi V_{out} cambia fronte d'onda con una pendenza limitata $\Rightarrow SR = \max\left(\frac{dV_{out}}{dt}\right)$.

3. Asimmetria nei Transistor dello stadio di ingresso $\Rightarrow$ effetto = offset di $\sim 10^{-1}$ mV su V_d .


4.4 Altri amplificatori con Op-Amp**6. Amplificatore Invertente 2.0**

Figura 4.6: Amplificatore invertente 2.0

$$V_a = -V_S \Rightarrow A_V = -(2 + R/R')$$

Differenze con 1:

- 2.0: $|A_V| \geq 2$; nell'altro: $|A_V| < 1$ anche.
- 2.0: $Z_{in} = R$; nell'altro: $Z_{in} = R_1$.
- 2.0: $A_V(R \uparrow) \uparrow$; nell'altro: $A_V(R_1 \uparrow) \downarrow$.

7. Amplificatore non invertente 2.0 = NIC




Figura 4.7: Amplificatore non invertente 2.0 (NIC)

$$\Rightarrow A_V = \frac{R_1 + R_2}{R_1}$$

Differenze con 2:

- 2.0: $Z_{in} = -\frac{R_1 R_3}{R_2}$; nell'altro $Z_{in} = \infty$.

Importante

Il generatore assorbe potenza, compensata da V_{CC} , V_{EE} .

8. Amplificatore invertente di corrente




Figura 4.8: Amplificatore invertente di corrente


- Ideale: $R_L = 0 \rightarrow Z_{in} = 0 \rightarrow Z_{out} = \infty$
- Reale: $R_L > 0$

$$R_1 I_1 + R_2 I_2 = 0, I_{out} = I_2 - I_1 \Rightarrow A_I = -\frac{R_1 + R_2}{R_2}$$


Importante

È ideale in zona lineare.

4.5 Retroazione (Feedback) negli Amplificatori



V_d dipende dalla stessa V_{out} : $V_d = V_S - \frac{R_1}{R_1 + R_2} V_{out}$



- $X_{in}(0) = X_S$, $X_{out}(0) = AX_{in}(0) = AX_S(0)$
- $X_{in}(1) = X_S - \beta X_{out}(0)$, $X_{out}(1) = AX_{in}(1)$
- $X_{in}(n) = X_S - \beta X_{out}(n-1)$, $X_{out}(n) = AX_{in}(n)$: se $n \rightarrow \infty$ $X_{out}(n) \rightarrow X_{out} < \infty$ quindi $X_{out}(n-1) \simeq X_{out}(n)$
- $\hookrightarrow X_{out} = A(X_S - \beta X_{out}) \rightarrow X_{out} = X_S A / (1 + \beta A)$

La successione in funzione di β , A :

- $A > 0$, $A\beta < -1 \Rightarrow$ la successione è monotona **crescente** ($AX_S > 0$) o **decrescente** ($AX_S < 0$).
- $\Downarrow$
- divergente a valori > 0 , divergente a valori < 0 .

Importante

Interpretazione fisica: il segnale esce dalla zona di linearità quando $X_{out}(n) \rightarrow \infty$ anche per la situazione di equilibrio (instabile) $AX_S = 0$.

Rumore = qualsiasi condizione di tipo aleatorio che può perturbare il segnale in ingresso. $\Rightarrow$ Anche all'equilibrio ($AX_S = 0$), l'anello di controllo può essere animato dal rumore.

- La successione è convergente $\Rightarrow \beta A > -1$ condizione necessaria per la convergenza

Importante

Interpretazione geometrica:

- $X_{out} = AX_{in}$ relazione fra X_{out} e X_{in}
- $X_{out} = \frac{X_S}{\beta} - \frac{X_{in}}{\beta}$ retta di carico

gilbertina cara ricordati che se hai un valore < 0 indicato da una lettera anche se il $-$ non lo vedi, cmq c'è :)

- $A > 0, \beta > 0, \beta A \leq -1 \Rightarrow \beta \leq -1/A < 0 \Rightarrow$ **nessuna retta così**
- $A > 0, \beta < 0, \beta A \leq -1 \Rightarrow \beta \leq -1/A < 0 \Rightarrow -1/\beta \leq A$: 1/3 intersezioni (1/2 sat)
- $A > 0, \beta > 0, \beta A > -1 \Rightarrow \beta > 0 > -1/A \Rightarrow -1/\beta < A$: 1 intersezione (lin/sat)
- $A > 0, \beta < 0, \beta A > -1 \Rightarrow 0 > \beta > -1/A \Rightarrow -1/\beta > A$: 1 intersezione (lin/sat)

4.6 Applicazione ai circuiti con l'Op-Amp

Caso ideale: $A_d = +\infty \Rightarrow \beta > -1/A_d = 0 \Rightarrow$ pendenza della retta di carico $< 0 \Rightarrow$ feedback negativo ($X_{in} = X_S - |\beta|X_{out}$).

- **esempio:** amplificatore non invertente: $V_d = V_S - \beta V_{out} = V_S - \frac{R_1}{R_1+R_2} V_{out} \rightarrow$ feedback- ($\beta > 0$)
- **esempio:** amplificatore non invertente triggerato: $V_d = -(V_S - \frac{R_1}{R_1+R_2} V_{out}) \rightarrow$ feedback+ ($\beta < 0$)

Importante

Il feedback positivo è un fenomeno NON LINEARE!!

Proprietà del feedback negativo

- **Desensibilizzazione del guadagno:** $A = \left. \frac{V_{out}}{V_S} \right|_{\beta=0} =$ guadagno open-loop.

$A_f = \left. \frac{V_{out}}{V_S} \right|_{\beta>0} =$ guadagno closed-loop.

$$\Rightarrow A_f = A(1 + \beta A)^{-1}$$

$\hookrightarrow$ modifichiamo il circuito cercando di renderlo indipendente dai parametri costruttivi dei dispositivi che sono accompagnati da grande indeterminazione: $A \pm \sigma(A)$ grande

$$\Rightarrow \sigma(A_f) = \left| \frac{\partial A_f}{\partial A} \right| \sigma(A) = \frac{\sigma(A)}{(1 + \beta A)^2} = \frac{A}{1 + \beta A} \frac{1}{1 + \beta A} \frac{\sigma(A)}{A} = \frac{A_f}{1 + \beta A} \frac{\sigma(A)}{A}$$


$$\Rightarrow \sigma_{rel}(A_f) = \frac{\sigma_{rel}(A)}{1 + \beta A} \ll \sigma_{rel}(A) \quad \text{se } A \gg 1.$$

dove $\frac{1}{1+\beta A}$ è il **fattore di desensibilizzazione del guadagno**.


* anche se A è fortemente indeterminato, fornisce solo il grado di approssimazione di A_f .

- **Adattamento delle impedenze:**

$\hookrightarrow$ modifichiamo Z_{inF} , Z_{outF} rispetto a Z_{in} , Z_{out} .



- $Z_{inF} = V_S/I_S$, $Z_{in} = V_{in}/I_S$ con $V_{in} = V_S - \beta V_{out}$
 $= (1 + \beta A)Z_{in} \gg Z_{in}$ se $A \gg 1$.
- $Z_{outF} = V_{out}/I_{out}$, $Z_{out} = AV_{in}/I_{out}$ con $V_{out} = A_F V_S$, $V_{in} = V_S$
 $= Z_{out}/(1 + \beta A) \ll Z_{out}$ se $A \gg 1$.
- **esempio:** amplificatore non invertente con $Z_{in} > 0$, $Z_{out} < \infty$



- $Z_{inF} = V_S/I_S = \infty$ perché considero $A_d = \infty \rightarrow$ CCV: $I_S = 0$
 $\Rightarrow V_- = R_1/(R_2 + R_1)V_{out} = V_+ = V_S \Rightarrow V_{out} = (1 + R_2/R_1)V_S$
- $Z_{outF} = V_{out}/I_{out} = 0$ perché $0 \neq V_- \propto V_{out} \rightarrow I_{out} = \infty$ per CCV

* si può fare la stessa cosa ma con un generatore di corrente.

Capitolo 5. Trasformata di Laplace e Diagrammi di Bode

$$f(t) \mapsto \tilde{f}(s) = \int k(s, t) f(t) dt$$

$f(t) : \mathbb{R}^+ \rightarrow \mathbb{C}$ (o definita sul semiasse reale positivo, eventualmente tale che $f(t) = 0$ per $t < 0 \rightarrow$ causalità).

Laplace: $k(s, t) = \text{nucleo} = e^{-st}$, $s \in \mathbb{C}$

$\Rightarrow$ trasformata di Laplace di $f(t) = \mathcal{L}(f) = \tilde{f}(s) = \int_0^{+\infty} e^{-st} f(t) dt$

$\Rightarrow$ trasformata di Fourier (se esiste) $\equiv$ restrizione di $\tilde{f}(s)$ sull'asse immaginario ($s = j\omega, \omega \in \mathbb{R}$)

• Proprietà

- lineare: $f_1(t), f_2(t) \Rightarrow \mathcal{L}(a_1 f_1 + a_2 f_2) = a_1 \mathcal{L}(f_1) + a_2 \mathcal{L}(f_2)$
- dominio connesso $\equiv$ "semipiano di convergenza"

Supponiamo che $\exists s_o = \sigma_o + j\omega_o$ tale che esista:

$$\tilde{f}(s_o) = \int_0^{+\infty} e^{-s_o t} f(t) dt \Rightarrow |\tilde{f}(s_o)| < \int_0^{+\infty} e^{-\sigma_o t} |f(t)| dt$$

Allora l'integrale converge (ed è quindi definita la $\mathcal{L}$ -trasformata) $\forall s \in \mathbb{C}$ tale che $Re(s) \geq \sigma_o = Re(s_o)$

$$\tilde{f}(s) = \int_0^{+\infty} e^{-st} f(t) dt = \int_0^{+\infty} e^{-\sigma t} e^{-j\omega t} f(t) dt$$

$$|\tilde{f}(s)| \leq \int_0^{+\infty} e^{-\sigma t} |f(t)| dt \leq \int_0^{+\infty} e^{-\sigma_o t} |f(t)| dt < +\infty$$

$\Rightarrow \exists$ un'ascissa $\bar{\sigma}$ (dipendente da $f(t)$) tale che l'integrale converga $\forall s \in \mathbb{C}$ tale che $Re(s) > \bar{\sigma} \equiv$ **ascissa di convergenza**.




Figura 5.1: Semipiano di convergenza

Alcuni esempi:

- $f(t) = a_n t^n + \dots + a_0 \quad \bar{\sigma} = 0$
- $f(t) = e^{at} \quad \bar{\sigma} = a$
- $f(t) = e^{-bt^2}, b > 0 \quad \bar{\sigma} = -\infty \rightarrow \mathcal{L}$ -trasformata definita su tutto $\mathbb{C}$
- $f(t) = e^{ct^2}, c > 0 \quad \bar{\sigma} = +\infty \rightarrow$ non esiste $\mathcal{L}$ -trasformata in alcun punto

- **Analiticità**

$$\frac{d\tilde{f}}{ds} = \frac{d}{ds} \int_0^{+\infty} e^{-st} f(t) dt = \int_0^{+\infty} \left(\frac{d}{ds} e^{-st} \right) f(t) dt = - \int_0^{+\infty} t f(t) e^{-st} dt$$

$$= -\mathcal{L}(tf(t)) \rightarrow \text{converge sul semipiano di convergenza di } f(t)$$

$$\frac{d^n \tilde{f}}{ds^n} = \dots = \mathcal{L}((-1)^n t^n f(t)) \rightarrow \text{stesso semipiano di } f(t)$$

$\Rightarrow$ nel semipiano di convergenza di $f(t)$, $\tilde{f}(s)$ è analitica

$\Rightarrow \tilde{f}(s)$, se ha singolarità, le ha a sinistra del semipiano di convergenza (o al più sulla sua frontiera)

- **Traslazione (in frequenza)**

$$f(t) \xrightarrow{\mathcal{L}} \tilde{f}(s) \quad \mathcal{L}(e^{at} f(t)) = \tilde{f}(s-a), \quad a \in \mathbb{C}$$

Infatti:

$$\int_0^{+\infty} e^{at} e^{-st} f(t) dt = \int_0^{+\infty} e^{-(s-a)t} f(t) dt = \tilde{f}(s-a)$$

Se $\bar{\sigma} \equiv$ ascissa di conv. di $f(t)$, allora l'ascissa di conv. di $e^{at} f(t) \equiv \bar{\sigma} + \text{Re}(a)$

- **Traslazione temporale**

$$\begin{aligned} \mathcal{L}(f(t-t_o)) &= \int_0^{+\infty} f(t-t_o) e^{-st} dt = \int_0^{+\infty} f(\tau) e^{-s\tau} e^{-st_o} d\tau \quad (\tau = t-t_o) \\ &= e^{-st_o} \mathcal{L}(f(t)) \end{aligned}$$

- **Convoluzione**

$$f, g \quad h(t) = \int_0^{+\infty} f(\tau) g(t-\tau) d\tau = f * g$$

$\Rightarrow$ sul semipiano intersezione dei semipiani di conv. di f, g ($\Rightarrow$ ascissa di conv. di $h = \max(\sigma_f, \sigma_g)$) è definita $\tilde{h} = \mathcal{L}(h)$ e

$$\tilde{h} = \tilde{f} \tilde{g}$$

Trasformate notevoli

- $\delta(t) \xrightarrow{\mathcal{L}} \int_0^{+\infty} e^{-st} \delta(t) dt = 1$

$\Rightarrow$ la $\mathcal{L}$ -trasf. di un sistema fisico lineare, causale e t-invariante è la $\mathcal{L}$ -trasf. della sua uscita in risposta ad un ingresso di natura impulsiva ($\delta(t)$).

- $f(t) = 1 \rightarrow \int_0^{+\infty} e^{-st} dt = \left[-\frac{1}{s} e^{-st} \right]_0^{+\infty} = \frac{1}{s}$

- $f(t) = t \rightarrow \int_0^{+\infty} t e^{-st} dt = \left[-t \frac{1}{s} e^{-st} \right]_0^{+\infty} + \int_0^{+\infty} \frac{1}{s} e^{-st} dt = \frac{1}{s^2}$

- $f(t) = t^n \rightarrow \int_0^{+\infty} t^n e^{-st} dt = \dots = \frac{n!}{s^{n+1}}$
- $f(t) \rightarrow F(s) = \int_{t_0}^t f(t') dt'$


$$\mathcal{L}(F) = \int_0^{+\infty} e^{-st} F(t) dt = \left[-\frac{1}{s} e^{-st} F(t) \right]_0^{+\infty} + \frac{1}{s} \int_0^{+\infty} e^{-st} f(t) dt$$

$$= \frac{F(0)}{s} + \frac{1}{s} \mathcal{L}(f)$$

$\xrightarrow{\text{se } f \text{ è regolare in } t=0}$

- $f(t) = e^{at} \Rightarrow \tilde{f} = \int_0^{+\infty} e^{at} e^{-st} dt = \mathcal{L}(1)|_{s-a} = \frac{1}{s-a}$
- $f(t) = \cos(\omega t) = \frac{1}{2} (e^{j\omega t} + e^{-j\omega t})$
 $\Rightarrow \mathcal{L}(\cos(\omega t)) = \frac{1}{2} [\mathcal{L}(e^{j\omega t}) + \mathcal{L}(e^{-j\omega t})] = \frac{1}{2} \left[\frac{1}{s-j\omega} + \frac{1}{s+j\omega} \right] = \frac{1}{2} \frac{s+j\omega+s-j\omega}{s^2+\omega^2} = \frac{s}{s^2+\omega^2}$
- $f(t) = \sin(\omega t) = \omega \left[\int \cos(\omega t) dt \right]$
 $\Rightarrow \mathcal{L}(\sin(\omega t)) = \omega \frac{1}{s} \mathcal{L}(\cos(\omega t)) = \frac{\omega}{s} \frac{s}{s^2+\omega^2} = \frac{\omega}{s^2+\omega^2}$
- $f \in C^1(\mathbb{R}^+) \Rightarrow f' = \frac{df}{dt}$
 $\mathcal{L}(f') = \int_0^{+\infty} \frac{df}{dt} e^{-st} dt = f e^{-st} \Big|_0^{+\infty} + s \int_0^{+\infty} f e^{-st} dt = -f(0^+) + s \tilde{f}(s)$

Ad esempio:



$$V_0 = R \underbrace{(C \dot{V}_{\text{out}})}_I + V_{\text{out}} \Rightarrow \begin{cases} \dot{V}_{\text{out}} + \frac{1}{RC} V_{\text{out}} = \frac{V_0}{RC} \\ V_{\text{out}}(0^+) = \frac{Q(0)}{C} \end{cases}$$

Applicando la trasformata di Laplace ad ambo i membri: $\mathcal{L}(\dots) = \mathcal{L}(\dots)$

$$\begin{aligned} s \tilde{V}_{\text{out}} - V_{\text{out}}(0^+) + \frac{1}{\tau} \tilde{V}_{\text{out}} &= \frac{V_0}{\tau} \frac{1}{s} \\ \Rightarrow \left(s + \frac{1}{\tau} \right) \tilde{V}_{\text{out}} &= \frac{V_0}{\tau s} + V_{\text{out}}(0^+) \\ s \left(s + \frac{1}{\tau} \right) \tilde{V}_{\text{out}} &= \frac{V_0}{\tau} + s V_{\text{out}}(0^+) \\ \Rightarrow \tilde{V}_{\text{out}} &= \frac{\frac{V_0}{\tau} + s V_{\text{out}}(0^+)}{s \left(s + \frac{1}{\tau} \right)} = \frac{V_0}{\tau s \left(s + \frac{1}{\tau} \right)} + \frac{V_{\text{out}}(0^+)}{s + \frac{1}{\tau}} = \\ &= V_0 \left[\frac{1}{s} - \frac{1}{s + \frac{1}{\tau}} \right] + \frac{V_{\text{out}}(0^+)}{s + \frac{1}{\tau}} \end{aligned}$$

Antitrasformando:

$$\begin{aligned}\Rightarrow V_{\text{out}}(t) &= V_0 \left[1 - e^{-\frac{t}{\tau}} \right] + V_{\text{out}}(0^+) e^{-\frac{t}{\tau}} = \\ &= V_0 \left[1 - e^{-\frac{t}{\tau}} \right] + \frac{Q(0)}{C} e^{-\frac{t}{\tau}}\end{aligned}$$

Funzione di trasferimento in trasformata di Laplace e impedenze complesse

$$\begin{aligned}Z_C &= \frac{1}{j\omega C}, & I_C &= C\dot{V}_C \Rightarrow \tilde{I}_C = Cs\tilde{V}_C = sC\tilde{V}_C \\ Z_L &= j\omega L, & V_L &= L\dot{I}_L \Rightarrow \tilde{V}_L = sL\tilde{I}_L\end{aligned}$$

$$\begin{aligned}\Rightarrow Z_C &= \frac{1}{sC} = \frac{\tilde{V}_C}{\tilde{I}_C} \\ Z_L &= sL = \frac{\tilde{V}_L}{\tilde{I}_L}\end{aligned}$$

- **Filtro passa-basso**

$$\tilde{A}_{\text{LP}}(s) = \frac{Z_C}{Z_C + R} = \frac{\frac{1}{sC}}{\frac{1}{sC} + R} = \frac{1}{1 + sRC} = \hat{A} \quad \text{per } s = j\omega$$


$$\Rightarrow 1 \text{ polo del 1° ordine in } s = -\frac{1}{RC} = -\frac{1}{\tau}$$

- **Filtro passa-alto**

$$\tilde{A}_{\text{HP}}(s) = \frac{R}{R + Z_C} = \dots = \frac{sRC}{1 + sRC} \Rightarrow \begin{cases} 1 \text{ zero del 1° ordine in } s = 0 \\ 1 \text{ polo del 1° ordine in } s = -\frac{1}{\tau} \end{cases}$$

Studio della dipendenza della funzione di trasferimento dalla frequenza ($s = j\omega$) possibile se e solo se i poli di $\tilde{A}(s)$ sono confinati nel semipiano con $\text{Re}(s) < 0$ (al contrario l'amplificatore non potrebbe in alcun modo essere lineare).

- **Circuito integratore**



$$\begin{aligned}
\hat{A}(\omega) &= -\frac{R_2}{R_1} \frac{1}{1 + j\omega R_2 C} \\
\Rightarrow \tilde{A}(s) &= -\frac{R_2}{R_1} \frac{1}{1 + sR_2 C} \xrightarrow{R_2 \rightarrow \infty} -\frac{1}{sR_1 C} \\
\Rightarrow \tilde{V}_{\text{out}} &= -\frac{1}{sR_1 C} \tilde{V}_s \\
\Rightarrow V_{\text{out}}(t) &= -\frac{1}{R_1 C} \int_{t_0}^t V_s(t') dt'
\end{aligned}$$

5.1 Diagrammi di Bode

Plot di Bode (a partire dalla $\mathcal{L}$ -trasformata) $\tilde{A}(s) \rightarrow$ calcolo per freq. reali $s = j\omega = j2\pi f$ ($f > 0$)

In generale, per tutti gli esempi considerati:

$$\begin{aligned}
\tilde{A}(s) &= \frac{N(s)}{D(s)} \quad \begin{cases} N(s) = \text{polinomio di grado } m \text{ a coeff. reali} \\ D(s) = \text{polinomio di grado } n \text{ a coeff. reali} \end{cases} \\
&= K \frac{\prod (s - z_k)}{\prod (s - p_k)} \quad \begin{cases} z_k = \text{zero di } \tilde{A} \\ p_k = \text{poli di } \tilde{A} \end{cases} \\
\Rightarrow A(j\omega) &= K \frac{\prod (j\omega - z_k)}{\prod (j\omega - p_k)}
\end{aligned}$$

A grandi linee (andamenti asintotici) ottenibili per i plot di Bode in:

- **ampiezza**

$$A_{\text{dB}} = 20 \log_{10} |A(\omega)| = 20 \log_{10} |K| + 20 \left(\sum \log_{10} |j\omega - z_k| - \sum \log_{10} |j\omega - p_k| \right)$$

Caso 1) $z_k = \text{zero del primo ordine reale} = \sigma_k$

$$|j\omega - z_k| = \sqrt{\sigma_k^2 + (\text{Im}(z_k) - \omega)^2} = \sqrt{\omega^2 + \sigma_k^2}$$

$$\omega \ll |\sigma_k| \Rightarrow |j\omega - z_k|^{m_k} \simeq |\sigma_k|^{m_k} \Rightarrow 20 \log_{10} |j\omega - z_k|^{m_k} \simeq 20 \log_{10} |\sigma_k|^{m_k}$$

$$\omega \gg |\sigma_k| \Rightarrow |j\omega - z_k|^{m_k} \simeq \omega^{m_k} \Rightarrow 20 \log_{10} |j\omega - z_k|^{m_k} \simeq 20 \log_{10} \omega^{m_k} \simeq 20m_k \underbrace{\log_{10} \omega}_{=x}$$

$\Rightarrow$ nell'attraversamento di uno zero del primo ordine la pendenza del plot di Bode incrementa di 20 dB/dec = 6 dB/oct.

Se l'ordine dello zero è m_k , allora l'incremento è di $20m_k$ dB/dec.

- **Polo reale (negativo) di ordine n_k**

$$|j\omega - p_k|^{n_k} = \left(\sqrt{\omega^2 + p_k^2} \right)^{n_k}$$

$$\omega \ll |p_k| \Rightarrow |j\omega - p_k|^{n_k} \simeq |p_k|^{n_k} \Rightarrow 20 \log_{10} |p_k|^{n_k}$$

$$\omega \gg |p_k| \Rightarrow |j\omega - p_k|^{n_k} \simeq \omega^{n_k} \Rightarrow 20n_k \log_{10} \omega = 20n_k x$$

$\Rightarrow$ nell'attraversamento di un polo reale negativo di ordine n_k il plot di Bode in ampiezza ha una variazione di pendenza di $-20n_k$ dB/dec.

- fase

$$\phi(\omega) = \arg(\tilde{A}(j\omega)) = \arg(K) + \sum \arg(j\omega - z_k) - \sum \arg(j\omega - p_k)$$

Zeri:

$$j\omega - z_k \Rightarrow \begin{cases} \omega \ll |z_k| \Rightarrow \arg = \pi \left(\frac{1+\text{sgn}(z_k)}{2} \right) \\ \omega \gg |z_k| \Rightarrow \arg = \frac{\pi}{2} \end{cases}$$

avrebbe una variazione di fase di $-\frac{\pi}{2}m_k$.


- se $z_k < 0 \Rightarrow$ variazione di fase di $\frac{\pi}{2}m_k$

- **Poli** (< 0)


$$j\omega - p_k \Rightarrow \begin{cases} \omega \ll |p_k| \Rightarrow \arg(j\omega - p_k) = 0 \\ \omega \gg |p_k| \Rightarrow \arg(\dots) = \frac{\pi}{2} \end{cases}$$

$\Rightarrow$ nell'attraversamento di un polo del primo ordine ϕ ha un incremento di $-\frac{\pi}{2}$ (o di $-\frac{\pi}{2}m_k$ se l'ordine è $m_k > 1$).

Filtro passa-basso: $\tilde{A}(s) = \frac{1}{1+sRC}$




Filtro passa-alto: $\tilde{A}(s) = \frac{sRC}{1+sRC}$



Filtro passa-banda:

$$\tilde{A}(s) = K \frac{sR_1C_1}{(1+sR_1C_1)(1+sR_2C_2)}$$



Riepilogo: Trasformata di Laplace

(11/11/2025)

Importante

$$F(s) = \int_0^{\infty} f(t)e^{-st} dt$$

La trasformata di Fourier è una restrizione della trasformazione di Laplace in quanto si ottiene valutando quest'ultima sull'asse immaginario.

• Proprietà:

- Linearità: $\mathcal{L}(af(t) + bg(t)) = aF(s) + bG(s)$
- Convergenza: l'integrale converge per $\text{Re}(s) > \alpha$
- Analiticità: $F(s)$ è analitica per $\text{Re}(s) > \alpha$
- Traslazione in s : $\mathcal{L}(e^{at}f(t)) = F(s - a)$
- Convoluzione: $\mathcal{L}(f * g) = F(s) \cdot G(s)$

• Trasformate notevoli:

$$\begin{aligned} \delta(t) &\xrightarrow{\mathcal{L}} 1 \\ 1 &\xrightarrow{\mathcal{L}} \frac{1}{s} \\ t &\xrightarrow{\mathcal{L}} \frac{1}{s^2} \\ t^n &\xrightarrow{\mathcal{L}} \frac{n!}{s^{n+1}} \\ e^{at} &\xrightarrow{\mathcal{L}} \frac{1}{s - a} \\ \cos(\omega t) &\xrightarrow{\mathcal{L}} \frac{s}{s^2 + \omega^2} \\ \sin(\omega t) &\xrightarrow{\mathcal{L}} \frac{\omega}{s^2 + \omega^2} \\ f'(t) &\xrightarrow{\mathcal{L}} sF(s) - f(0) \end{aligned}$$

• Esempio: integratore passa-basso

$$Z_C = \frac{1}{sC} \quad Z_L = sL$$

Filtro passa-basso: $\tilde{A}(s) = \frac{1}{1+sRC}$

Filtro passa-alto: $\tilde{A}(s) = \frac{sRC}{1+sRC}$

Capitolo 6. Applicazioni non lineari degli Op-Amp

(14/11/2025)


- **Feedback negativo:** circuiti lineari
- **Feedback positivo:** circuiti non lineari

Applicazioni principali: comparatori (discriminatori, trigger), generatori di onde.

6.1 Comparatori

Un **comparatore** è un circuito a 2 livelli di uscita che dipendono dal confronto di un ingresso con una soglia. Negli op-amp, l'uscita va in saturazione:

- $V_S > V_{thr}, V_d > 0 \implies V_{out} = V_{OH}$
- $V_S < V_{thr}, V_d < 0 \implies V_{out} = V_{OL}$




Nota

Negli allarmi serve che il segnale sia ON o OFF senza vie di mezzo (da approfondire).


6.1.1 Caso 1: Trigger non invertente

Per migliorare le prestazioni ed eliminare l'effetto causato dal rumore si usa il **Trigger di Schmitt**, che è un comparatore con isteresi. Si usa un **feedback positivo** che causa la non linearità.




- $V_{out} = V_{OH} \iff V_d > 0 \implies V_S > -\frac{R_1}{R_2} V_{out} = V_{thr}^- < 0$

Quando V_S raggiunge V_{thr}^- , l'uscita viene forzatamente spostata al livello negativo (basso) di saturazione. Stessa cosa per l'altro caso.




La zona colorata rappresenta la **dead zone** (zona morta). L'intervallo è legato alla sensibilità al rumore: se le oscillazioni intorno al valore centrale sono minori di V_{thr} , non hanno alcun effetto sulla commutazione; quindi basta sceglierli sufficientemente grandi in funzione di quello che vogliamo misurare.

6.1.2 Caso 2: Trigger invertente



- $V_{out} = V_{OH} \iff V_d > 0 \implies V_S < \frac{R_1}{R_1 + R_2} V_{out} = V_{thr}^+ > 0$

Quando V_S raggiunge V_{thr}^+ , l'uscita viene forzatamente spostata al livello negativo (basso) di saturazione. Stessa cosa per l'altro caso.



Importante

Differenza Schmitt invertente / non invertente: L'isteresi ruota in senso antiorario ($\curvearrowright$) nel caso invertente, e in senso orario ($\curvearrowleft$) nel caso non invertente.

- Segno soglia e segnale per $V_d > 0$: V_{thr}^-/V_{out}^- (non inv.) e V_{thr}^+/V_{out}^+ (inv.)
- Segno soglia e segnale per $V_d < 0$: V_{thr}^+/V_{out}^- (non inv.) e V_{thr}^-/V_{out}^+ (inv.)

6.2 Generatori di onde


(17/11/2025)

Generatore di onde: configurazione ad anello formato da un **Trigger di Schmitt** e un **circuito integratore** (con segno opposto al trigger). L'uscita del trigger non è stabile, commuta periodicamente fra le due saturazioni a causa dell'anello di feedback.

$\Rightarrow$ Produzione di $\begin{cases} \text{onda quadra} & \text{all'uscita del Trigger} \\ \text{onda triangolare} & \text{all'uscita dell'integratore} \end{cases}$

6.2.1 Esempio: multivibratore astabile

Circuito con integratore di Miller.



- Suppongo che $V_{out\ trig} = V_{OH}$ per $t > 0$, quindi asintoticamente $V_-(t \rightarrow \infty) \rightarrow V_{OH}$.
- Inoltre $V_+ = \frac{R_1}{R_1+R_2}V_{OH} < V_-$, quindi asintoticamente $V_d < 0$, che è incompatibile con le caratteristiche dell'op-amp.
- $\Rightarrow \exists T_H$ trascorso il quale l'uscita del Trigger switcha a V_{OL} e analogamente esiste T_L dopo cui switcha a V_{OH} .

Calcolo di T_H, T_L :

- $t \in [0, T_H]$: $V_-(t) = A + B \exp(-t/\tau)$ con $\tau = RC$, $A = V_{OH}$, $B = \frac{R_1}{R_1+R_2}V_{OL} - V_{OH}$
 $T_H \mid V_-(T_H) = V_{in}(T_H) = V_{thr}^+ = \frac{R_1}{R_1+R_2}V_{OH}$
 $\Rightarrow \frac{R_1}{R_1+R_2}V_{OH} = V_{OH}(1 - \exp(-T_H/\tau)) + V_{OL}\frac{R_1}{R_1+R_2}\exp(-T_H/\tau)$
 $\Rightarrow T_H = RC \ln \left[1 + \frac{R_1}{R_2} \left(1 - \frac{V_{OL}}{V_{OH}} \right) \right] = RC \ln \left(1 + 2\frac{R_1}{R_2} \right)$ (se $V_{OL} = -V_{OH}$)
- $t \in [T_H, T_H + T_L]$: Speculare a sopra, scambiando $V_{OH} \leftrightarrow V_{OL}$
 $\Rightarrow T_L = RC \ln \left[1 + \frac{R_1}{R_2} \left(1 - \frac{V_{OH}}{V_{OL}} \right) \right] = RC \ln \left(1 + 2\frac{R_1}{R_2} \right)$ (se $V_{OL} = -V_{OH}$)

Quando un'onda quadra ha i livelli di saturazione simmetrici ($V_{OH} = -V_{OL}$) allora è simmetrica, cioè ha un duty-cycle = 50%.

Capitolo 7. Stabilità e Criterio di Nyquist

(21/11/2025)

7.1 Criteri di stabilità di un amplificatore

Considerando un amplificatore con guadagno ad anello chiuso $A_f(s) \equiv A_v(s)$ e retroazione $\beta(s)$:

- $\beta A \leq -1$: condizione sufficiente per **non** linearità ($\implies$ circuito non lineare).
 - $\beta A > -1$: condizione necessaria per linearità (circuito lineare $\implies \beta A > -1$).
1. Per avere un sistema lineare, in assenza di segnale in ingresso ($x_S = 0$), è necessario che la risposta alla perturbazione sia un transiente:

Sistema stabile $\implies$ risposta al rumore = transiente

$$\tilde{x}_{\text{out}}(s) = A(s)\tilde{x}_S(s) \quad (\omega \rightarrow s)$$

$$x_{\text{out}}(t) = \int_{-\infty}^{+\infty} A(t-t')x_S(t') dt'$$

$$x'_S = x_S + x_n \text{ (rumore aleatorio deterministico)}$$

$$\text{Lineare} \implies \tilde{x}'_{\text{out}} = A(\tilde{x}'_S) = A\tilde{x}_S + A\tilde{x}_n \implies x'_{\text{out}} = \mathcal{L}^{-1}(\tilde{x}'_{\text{out}}) = \mathcal{L}^{-1}(\tilde{x}_n) \rightarrow 0 \text{ se } \tilde{x}_S = 0 \text{ e } t \rightarrow \infty.$$

2. Per avere un amplificatore stabile (cioè lineare) è necessario che la risposta a un segnale impulsivo (δ di Dirac) sia un transiente:

Sistema stabile $\implies$ risposta a un impulso = transiente

$$x_n(t) = \delta(t) \xrightarrow{\mathcal{L}} \mathcal{L}(x_n) = 1 \implies \tilde{x}_{\text{out}} = A \implies x_{\text{out}} = \mathcal{L}^{-1}(A) \rightarrow 0 \text{ se } t \rightarrow \infty.$$

3. Per avere un sistema stabile, la trasformata di Laplace della funzione di trasferimento deve avere **tutti i poli nel semipiano con parte reale negativa**. Se anche solo un polo è non negativo allora il sistema è instabile (non lineare):

Sistema stabile $\iff$ Trasformata di Laplace di A_v e A_f hanno $\text{Re}(p_k) < 0$

Nota**Teorema di traslazione sulle frequenze:**

$$\mathcal{L}(e^{pt}f(t)) = \int_0^\infty e^{pt}f(t)e^{-st}dt = \int_0^\infty f(t)e^{-(s-p)t}dt = \tilde{f}(s-p)$$

Applicazione:

$$A = \frac{\tilde{x}_{\text{out}}}{\tilde{x}_S} = \frac{N(s)}{D(s)} = K \frac{\prod (s - z_i)^{\alpha_i}}{\prod (s - p_i)^{\beta_i}} \quad \text{con } \deg N \leq \deg D$$

In risposta a un rumore $x_n(t) = \delta(t)$: $x_{\text{out}}(t) = \mathcal{L}^{-1}(A)$.

$$\mathcal{L}^{-1}\left(\frac{1}{(s - p_i)^{\beta_i}}\right) = \int_0^\infty \frac{\exp(-st)}{(s - p_i)^{\beta_i}} dt = (\text{integro } n\text{-volte per parti}) = \frac{t^{\beta_i-1}}{(\beta_i - 1)!} e^{p_i t}$$

$$\Rightarrow x_{\text{out}}(t) = \sum_k a_k \frac{t^{\beta_k-1}}{(\beta_k-1)!} e^{p_k t} \rightarrow 0 \text{ per } t \rightarrow \infty \text{ se } \text{Re}(p_k) < 0.$$

Riepilogo: Stabilità e Diagrammi di Bode

(24/11/2025)

Amplificatori reazionati:

$$\tilde{x}_{\text{out}} = A_F(s)\tilde{x}_S \quad ; \quad A_F(s) = \frac{A(s)}{1 \pm \beta(s)A(s)} = \frac{A(s)}{1 \pm L(s)}$$

- $+\beta > 0$: feedback negativo
- $-\beta < 0$: feedback positivo
- $A(s)$ = guadagno dello stadio
- $\beta(s)$ = guadagno di feedback = frazione di segnale riportata all'ingresso
- $L(s) = \beta(s)A(s)$ = loop gain = guadagno del segnale dopo un giro dell'anello
- $A_F(s)$ = guadagno ad anello chiuso, complessivo del circuito: da studiare per saperne la stabilità.

Poli di A_F = poli di A + zeri di $1 \pm \beta A$. L'amplificatore è stabile $\iff A_F$ ha solo poli con $\text{Re}(p) < 0$.

Se l'amplificatore è stabile allora il semipiano di convergenza di $A(s)$ include $s = j\omega \implies \exists \mathcal{F}(A) = \hat{A}(\omega) = \hat{A}(j\omega) = \mathcal{L}(A)$. Dipendenza dalla frequenza dei plot di Bode a partire da $A(s)$ in maniera asintotica:

$$A(j\omega) = K \frac{\prod (j\omega - z_i)^{\alpha_i}}{\prod (j\omega - p_i)^{\beta_i}}$$

Bode in ampiezza:

$$|A(j\omega)| = |K| \frac{\prod |j\omega - z_i|^{\alpha_i}}{\prod |j\omega - p_i|^{\beta_i}}$$

$$A_{\text{dB}} = 20 \log |K| + 20 \sum (\alpha_i \log |j\omega - z_i| - \beta_i \log |j\omega - p_i|)$$


Bode in fase:

$$\bullet \text{ Zeri: } \phi = \arg(j\omega - z) \simeq \begin{cases} \arg(-z) & \omega \ll |z| \\ \arg(j\omega) & \omega \gg |z| \end{cases} = \begin{cases} 0 & \omega \ll |z| < 0 \\ \pi & \omega \ll |z| > 0 \\ \pi/2 & \omega \gg |z| \end{cases}$$

- Poli (solo nel semipiano negativo): $\phi = \arg(j\omega - p) = \arg(j\omega + |p|) \simeq \begin{cases} 0 & \omega \ll |p| \\ \pi/2 & \omega \gg |p| \end{cases}$

La fase aumenta/diminuisce di $\pi/2$ attraversando uno zero con $\alpha = 1$ a seconda che sia positivo/negativo. In generale avremo $\Delta\phi_Z = \pm\alpha\frac{\pi}{2}$ con $z \lesseqgtr 0$ e $\alpha \in \mathbb{N}$, e analogamente $\Delta\phi_P = -\beta\frac{\pi}{2}$ con $p < 0$ e $\beta \in \mathbb{N}$.

7.1.1 Esempio: Circuito sfasatore variabile



$$V_{\text{out}} = V_S \left(\frac{2}{1 + sRC} - 1 \right) \Rightarrow A_v = \frac{1 - sRC}{1 + sRC}$$

- Zeri: $s = \omega_0 = \frac{1}{RC}$, $\alpha = 1$.

- Poli: $s = -\omega_0$, $\beta = 1$.

Nel dominio delle frequenze reali $s = j\omega$ abbiamo $|A_v| = 1 \quad \forall \omega$:

- $\omega = \omega_0$: $A_v = -j \Rightarrow |A_v| = 1$
- $\omega \ll \omega_0$: $V_+ = V_S = V_-$ (open) $\Rightarrow A_v = 1, \phi = 0$
- $\omega \gg \omega_0$: $V_+ = 0$ (short) $\Rightarrow A_v = -1, \phi = -\pi$

7.2 Criterio di Stabilità di Nyquist

Molto utile per studiare i poli nel semipiano positivo delle frequenze; serve prima dimostrare il **Teorema dell'argomento (indicatore logaritmico)**.

Importante

Teorema: Data $\gamma : [0, 1] \rightarrow \mathbb{C}$ curva chiusa, $f : A \rightarrow \mathbb{C}$ aperto con $\gamma \subset A$ e zeri/poli $\notin \gamma$, allora $\Gamma = f(\gamma)$ gira intorno all'origine $N = N_Z - N_P$ volte. (Zeri e poli di f all'interno di γ pesati ciascuno col suo ordine).

Dimostrazione (tramite residui e calcolo integrale lungo cammini):

$$f(s) = |f|e^{i\phi} \Rightarrow \Delta\phi = \oint d\phi = 2\pi N.$$

$$\text{Sia } f_L = \frac{d}{ds}(\log f) = \frac{f'}{f}.$$

$$\text{Se } \deg(z) = \alpha \Rightarrow \exists I_Z \mid f = (s - z)^\alpha \Psi_Z(s) \Rightarrow f_L = \frac{\alpha}{s - z} + \frac{\Psi'_Z}{\Psi_Z} \Rightarrow \lim_{s \rightarrow z} (s - z) f_L = \alpha \Rightarrow \deg(\text{polo } f_L) = 1 \text{ con residuo} = \alpha.$$

$$\text{Se } \deg(p) = \beta \Rightarrow \exists I_P \mid f = \frac{\Psi_P(s)}{(s - p)^\beta} \Rightarrow f_L = \frac{-\beta}{s - p} + \frac{\Psi'_P}{\Psi_P} \Rightarrow \lim_{s \rightarrow p} (s - p) f_L = -\beta \Rightarrow \deg(\text{polo } f_L) = 1 \text{ con residuo} = -\beta.$$

Applicando Cauchy a f_L :

$$\oint_{\gamma} f_L(s) ds = 2\pi i \sum \text{res}(f_L) = 2\pi i(N_Z - N_P) = 2\pi iN = \oint_{\Gamma} i d\phi = \oint_{\gamma} \left(\frac{d}{ds} \log |f| + i \frac{d\phi}{ds} \right) ds = \oint_{\Gamma} f_L ds \quad \square$$

Parte II

Elettronica Digitale

Capitolo 8. Segnali, algebra di Boole e reti logiche

(27 febbraio – 2 marzo 2026)

8.1 Segnali analogici e digitali

Segnale analogico: assume valori continui (onde). È il tipo di segnale presente in natura.

Segnale digitale: assume valori discreti, tipicamente $\{0, 1\}$.

Il passaggio da un segnale analogico a uno digitale permette di **memorizzare meglio i dati**: un valore discreto è notevolmente più robusto al rumore, non subisce degrado nel tempo, ed è molto più semplice da elaborare e conservare in dispositivi di memoria rispetto a un segnale continuo. Inoltre, i sistemi digitali garantiscono una **riproducibilità esatta** dei risultati e godono di un'elevata flessibilità grazie alla possibilità di essere programmati via software.

8.2 Algebra di Boole

L'algebra di Boole fu pubblicata a metà dell'Ottocento (nel 1854, ad opera del matematico inglese George Boole, con il trattato *An Investigation of the Laws of Thought*) come base matematica per lo studio della logica. Per definirla formalmente servono i seguenti ingredienti:

- un insieme B che contiene **2 valori** (es. $\{0, 1\}$);
- su B agiscono **2 operazioni** (tipicamente $+$ e $\cdot$, cioè OR e AND);
- gli **elementi neutri** delle due operazioni sono gli stessi 2 elementi di B ;
- si definisce un'ulteriore operazione, il **NOT**, che manda i due valori l'uno nell'altro ($0 \rightarrow 1$, $1 \rightarrow 0$).

Notazione: la negazione di una variabile si indica con un trattino sopra la lettera, ad esempio $\overline{A}$.

8.2.1 Il concetto di duale

Duale di un'espressione booleana: si ottiene scambiando tra loro le due operazioni principali e gli elementi neutri:

- $+$ con $\cdot$;
- 0 con 1 ;
- il NOT resta invariato.

Quindi, se una proprietà è vera, anche la sua forma duale è vera.

Per esempio, il duale di

$$A + 0 = A$$

è

$$A \cdot 1 = A.$$

Allo stesso modo, il duale della proprietà di complementarietà

$$A + \overline{A} = 1$$

è

$$A \cdot \overline{A} = 0.$$

Il **principio di dualità** è molto utile perché, una volta nota una proprietà, si ottiene immediatamente la sua versione duale senza doverla dimostrare separatamente. Ad esempio:


- commutativa: $A + B = B + A$ ha come duale $A \cdot B = B \cdot A$;
- associativa: $(A + B) + C = A + (B + C)$ ha come duale $(A \cdot B) \cdot C = A \cdot (B \cdot C)$;
- distributiva: $A + (B \cdot C) = (A + B) \cdot (A + C)$ ha come duale $A \cdot (B + C) = (A \cdot B) + (A \cdot C)$.

8.3 Cenni storici

- Nel 1938 **Claude Shannon** introdusse l'uso dell'algebra di Boole per l'analisi e la sintesi dei circuiti a relè, inventando di fatto l'applicazione alle reti logiche.
- **Huntington** (1904) formulò i famosi postulati che definiscono rigorosamente l'algebra booleana e dimostrò che ogni rete logica può essere implementata usando solo porte elementari.
- Il **transistor** (*transfer + resistor*) fu inventato nel 1947 ai Bell Labs. Da lì, nel giro di circa dieci anni, nacque l'elettronica a stato solido moderna e nel 1958 fu realizzato il primo circuito integrato.

8.4 Reti logiche

Una rete logica può essere vista come una scatola nera con n ingressi I_i e m uscite O_i :



$O_i = f(I_i)$: per ogni uscita esiste una funzione che dipende dagli ingressi I_i ; tale funzione è **suriettiva**. Sia gli O_i che gli I_i possono assumere solo i valori 0 oppure 1.

8.4.1 Funzioni a 1 ingresso

Con un solo ingresso I esistono $2^{2^1} = 4$ possibili funzioni di uscita:

I	O_1	O_2	O_3	O_4
0	0	1	0	1
1	0	0	1	1
	0	NOT	ID	1

Questa è la **tabella di verità** delle 4 funzioni a un ingresso: due sono costanti (0 e 1), una è l'**identità** (ID, o *buffer*) e una è la **negazione** (NOT).




8.4.2 Funzioni a 2 ingressi

Con due ingressi I_1, I_0 ci sono $2^2 = 4$ combinazioni in ingresso e $2^{2^2} = 16$ possibili funzioni di uscita. La tabella completa è:

Funzione	00	01	10	11	Espressione Booleana	Nome comune / Significato
O_1	0	0	0	0	0	Costante 0 (Falsa)
O_2	1	0	0	0	$\overline{I_1} + \overline{I_0} = \overline{I_1} \cdot \overline{I_0}$	NOR
O_3	0	1	0	0	$\overline{I_1} \cdot I_0$	Inibizione di I_1 (da I_0)
O_4	0	0	1	0	$I_1 \cdot \overline{I_0}$	Inibizione di I_0 (da I_1)
O_5	0	0	0	1	$I_1 \cdot I_0$	AND
O_6	1	1	0	0	$\overline{I_1}$	NOT I_1
O_7	1	0	1	0	$\overline{I_0}$	NOT I_0
O_8	1	0	0	1	$\overline{I_1} \oplus I_0 = I_1 \odot I_0$	XNOR (Equivalenza)
O_9	0	1	1	0	$I_1 \oplus I_0$	XOR (OR esclusivo)
O_{10}	0	1	0	1	I_0	Identità I_0 (Buffer I_0)
O_{11}	0	0	1	1	I_1	Identità I_1 (Buffer I_1)
O_{12}	1	1	1	0	$\overline{I_1} \cdot I_0$	NAND
O_{13}	1	1	0	1	$I_1 + \overline{I_0}$ o $I_0 \rightarrow I_1$	Implicazione ($I_0 \implies I_1$)
O_{14}	0	1	1	1	$I_1 + I_0$	OR
O_{15}	1	0	1	1	$\overline{I_1} + I_0$ o $I_1 \rightarrow I_0$	Implicazione ($I_1 \implies I_0$)
O_{16}	1	1	1	1	1	Costante 1 (Vera)

Nota sui simboli: L'operatore $\oplus$ (più cerchiato) rappresenta lo **XOR** (OR esclusivo, $I_1 \oplus I_0$), che vale 1 se e solo se i due ingressi sono diversi. L'operatore $\odot$ (punto cerchiato) rappresenta lo **XNOR** (equivalenza logica, $I_1 \odot I_0 = \overline{I_1} \oplus I_0$), che vale 1 se e solo se i due ingressi sono uguali.

Tra le 16 funzioni, le più importanti hanno un nome ed un simbolo proprio:



8.4.3 Funzioni a n ingressi

In generale, con n ingressi si hanno 2^n possibili combinazioni in ingresso e 2^{2^n} possibili funzioni di uscita. Le porte AND, NAND, OR, NOR, XOR si generalizzano naturalmente a n ingressi.

8.5 Bit di parità

Il **bit di parità** è un bit aggiuntivo utilizzato per rilevare errori singoli che possono verificarsi quando un segnale viene trasmesso in un canale rumoroso:

- Nella **parità pari** (*even parity*), il bit P si sceglie affinché il numero totale di "1" trasmessi sia pari:
 - se il numero di 1 nel dato è **pari** $\Rightarrow P = 0$;
 - se il numero di 1 nel dato è **dispari** $\Rightarrow P = 1$.

- Nella **parità dispari** (*odd parity*), la regola è invertita (il numero totale di "1" deve essere dispari).

Il controllo di parità è semplice ma limitato: può rilevare un numero dispari di errori (tipicamente un solo bit errato), ma fallisce se avvengono due errori simultanei, poiché la parità complessiva rimane inalterata.

Esempio numerico. Supponiamo di trasmettere il dato a 3 bit $D = 110$ usando **parità pari**:

- Il dato 110 contiene **due** 1 $\Rightarrow$ il numero di 1 è già pari $\Rightarrow P = 0$.
- Si trasmette la sequenza $\underbrace{1\ 1\ 0}_{\text{dato}}\ \underbrace{0}_P$ (totale: due 1, pari $\checkmark$).
- Se durante la trasmissione un bit si corrompe, ad es. arriva **1 0 0 0**: ora c'è solo un 1, il numero è **dispari** $\Rightarrow$ errore rilevato!
- Se invece si corrompono **due** bit contemporaneamente, la parità resta pari e l'errore **non** viene rilevato (limite del metodo).

8.6 Esercizio: semplice circuito per abilitare la presa dati

Disegnare un circuito che generi un segnale per abilitare la presa dati di un esperimento se ha il segnale di **sicurezza** S attivo, se c'è la richiesta di una presa dati che può essere di **calibrazione** o **standard** (non entrambe), e se l'operatore chiede di abilitare l'**acquisizione**. Inoltre la presa dati si deve arrestare se S non è più attivo.

Come si risolve (ragionamento passo per passo):

1. **Identificare le condizioni.** L'uscita deve essere 1 (abilitata) *solo* quando **tutte** le seguenti condizioni sono soddisfatte:

- il segnale di sicurezza $S = 1$;
- il segnale di acquisizione $A = 1$;
- esattamente **uno** tra calibrazione C e standard T è attivo (non né entrambi, né nessuno).


2. **Tradurre ogni condizione in logica:**

- “Sicurezza attiva” $\rightarrow$ basta S .
- “Acquisizione attiva” $\rightarrow$ basta A .
- “Calibrazione o Standard, ma **non entrambe**” $\rightarrow$ questa è esattamente la definizione dello **XOR**: $C \oplus T$ vale 1 quando i due ingressi sono *diversi* (uno 0 e uno 1), e 0 quando sono uguali (entrambi 0 oppure entrambi 1).

3. **Combinare le condizioni con AND:** poiché tutte e tre le condizioni devono essere vere *contemporaneamente*, si mettono in AND:

$$\text{Uscita} = S \cdot A \cdot (C \oplus T)$$

4. **Ordine delle porte:** si mette S nell'ultima porta AND così, quando il segnale di sicurezza si abbassa, l'uscita si spegne immediatamente (minimo ritardo di propagazione).



Verifica con un esempio: supponiamo $S = 1$, $A = 1$, $C = 1$, $T = 0$.

$$C \oplus T = 1 \oplus 0 = 1, \quad \text{Uscita} = 1 \cdot 1 \cdot 1 = 1 \quad \checkmark$$

Se invece sia calibrazione che standard sono attivi ($C = 1$, $T = 1$): $C \oplus T = 0 \Rightarrow \text{Uscita} = 0$ (corretto: le due richieste si escludono a vicenda).

Capitolo 9. Realizzazione fisica delle porte logiche

(6 marzo 2026)

9.1 Esercizio: bit di parità a 4 bit

Progettare un circuito che calcoli il bit di parità di un numero a 4 bit. Il bit di parità è 0 se il numero di 1 nel numero è pari, 1 se è dispari.

Come si risolve (ragionamento passo per passo):

1. **Capire cosa serve (e perché può sembrare invertita).** L'obiettivo della **parità pari** è che il numero totale di 1 trasmessi (dato + bit P) sia sempre **pari**. Di conseguenza:

- se nel dato ci sono già un numero **pari** di 1 $\Rightarrow$ non serve aggiungere nulla $\Rightarrow P = 0$;
- se nel dato ci sono un numero **dispari** di 1 $\Rightarrow$ bisogna aggiungere un 1 per bilanciare $\Rightarrow P = 1$.

Attenzione: $P = 1$ **non** significa “va tutto bene”, significa “ho dovuto correggere la parità”. Detto in modo diretto: P vale 1 quando il conteggio degli 1 nel dato è **dispari** (e dunque serviva un 1 extra per renderlo pari).

2. **Riconoscere la porta giusta.** Ricordiamo la tabella dello **XOR** a 2 ingressi:

A	B	$A \oplus B$	Significato
0	0	0	zero uni $\Rightarrow$ pari
0	1	1	un uno $\Rightarrow$ dispari
1	0	1	un uno $\Rightarrow$ dispari
1	1	0	due uni $\Rightarrow$ pari

Lo XOR vale 1 esattamente quando il numero di 1 in ingresso è **dispari**: è dunque il componente perfetto per calcolare la parità!

3. **Estendere a 4 bit con la proprietà associativa.** Lo XOR è **associativo**, quindi possiamo calcolare la parità su più bit applicandolo in cascata, come somma modulo 2:

$$P = I_3 \oplus I_2 \oplus I_1 \oplus I_0$$

Il risultato vale 1 se e solo se il numero totale di 1 tra i 4 bit è dispari (esattamente ciò che vogliamo).

4. **Costruire il circuito.** Uno XOR accetta solo 2 ingressi, quindi si procede **a coppie**:

- Primo livello: $X_A = I_1 \oplus I_0$ e $X_B = I_3 \oplus I_2$ (due porte XOR in parallelo).
- Secondo livello: $P = X_A \oplus X_B$ (una porta XOR che combina i risultati parziali).

Servono quindi **3 porte XOR** in totale.

5. **Verifica numerica.** Prendiamo $N = 1011$:

- Conta degli uni: tre 1 $\Rightarrow$ dispari $\Rightarrow$ ci aspettiamo $P = 1$.
- Calcolo: $X_A = 1 \oplus 1 = 0$, $X_B = 1 \oplus 0 = 1$, $P = 0 \oplus 1 = 1 \checkmark$


Prendiamo $N = 1100$:

- Conta degli uni: due 1 $\Rightarrow$ pari $\Rightarrow$ ci aspettiamo $P = 0$.
- Calcolo: $X_A = 0 \oplus 0 = 0$, $X_B = 1 \oplus 1 = 0$, $P = 0 \oplus 0 = 0 \checkmark$

Sia $N = I_3 I_2 I_1 I_0$. Si lavora a coppie di bit, applicando lo XOR a multipli di 2:


I_3	I_2	XOR	I_1	I_0	XOR
0	0	0	0	0	0
0	1	1	0	1	1
1	0	1	1	0	1
1	1	0	1	1	0

Il **calcolatore di parità** si ottiene combinando in cascata 3 porte XOR:



9.2 Verifica di una trasmissione tramite parità

Calcolando il bit di parità sia alla **partenza** (O_1) che all'**arrivo** (O_2) e confrontandoli con una porta **XNOR**, si fa passare il segnale solo se $O_1 = O_2$ (cioè 00 oppure 11): questo permette di controllare che il segnale non sia stato alterato durante la trasmissione.



9.3 Caratteristiche fisiche delle porte logiche


Le diverse **famiglie logiche** (RTL, DTL, HTL, TTL, ECL, MOS, CMOS) si confrontano in base a parametri come la porta di base, il fan-out, la potenza dissipata, l'immunità al rumore, il ritardo di propagazione e la frequenza massima di funzionamento. In generale:

- **TTL** (Transistor-Transistor Logic): ottimo compromesso velocità/potenza, molto diffusa;
- **ECL** (Emitter-Coupled Logic): velocissima ma con elevato consumo;
- **CMOS** (Complementary Metal-Oxide-Semiconductor): bassissima potenza dissipata, oggi la più usata nei circuiti integrati.


9.4 Implementazione delle porte logiche

9.4.1 NOT con un singolo transistor

La porta NOT più semplice si realizza con un singolo transistor NPN in configurazione a emettitore comune, con una resistenza di pull-up R_C verso V_{CC} :




- $V_{in} = 5\text{ V} (= 1) \Rightarrow$ il transistor satura $\Rightarrow V_{out} = 0,2\text{ V} (= 0)$;
- $V_{in} = 0\text{ V} (= 0) \Rightarrow$ il transistor è spento $\Rightarrow V_{out} = 5\text{ V} (= 1)$.



9.4.2 NOT in tecnologia TTL


Nella tecnologia TTL (*Transistor-Transistor Logic*), la porta logica base non utilizza singoli diodi o resistenze in ingresso, ma sfrutta i transistor bipolari (BJT) per migliorare velocità e prestazioni. La porta NOT TTL standard si divide in tre stadi principali:

1. **Stadio di ingresso:** utilizza un transistor NPN (Q_1) in cui l'emettitore funge da ingresso. Se l'ingresso è basso (0 V), Q_1 va in conduzione portando a massa la base dello stadio successivo. Se l'ingresso è alto (5 V), la giunzione base-emettitore è polarizzata inversamente e la corrente fluisce verso la base del driver.
2. **Sfasatore (driver):** il transistor centrale (Q_2) riceve il segnale da Q_1 e pilota in controfase i due transistor finali. Produce due segnali logici opposti: uno al collettore e uno all'emettitore.
3. **Stadio di uscita a totem-pole:** costituito da due transistor (Q_3 e Q_4) impilati uno sull'altro e un diodo. Garantisce un'uscita "forte" a bassa impedenza in entrambi gli stati logici: Q_3 spinge attivamente l'uscita a livello alto (pull-up attivo), mentre Q_4 la tira a massa (pull-down). Il diodo serve a garantire che Q_3 e Q_4 non conducano mai contemporaneamente in fase di transizione.



9.5 Immunità al rumore

L'immunità al rumore di un sistema digitale non è totale, ma è comunque molto più elevata di quella dei sistemi analogici, perché due porte in cascata "ripuliscono" il segnale ad ogni passaggio rigenerando i livelli di tensione:




Per garantire il corretto riconoscimento dei livelli logici, i costruttori definiscono le soglie di tensione per l'ingresso e l'uscita:

Livello alto (High)	Livello basso (Low)
• $V_{OH,min}$: V_{out} minima garantita per l'uscita alta; • $V_{OH,max}$: V_{out} massima possibile per l'uscita alta; • $V_{IH,min}$: V_{in} minima richiesta in ingresso per essere letta come alta; • $V_{IH,max}$: V_{in} massima ammessa per un ingresso alto.	• $V_{OL,min}$: V_{out} minima possibile per l'uscita bassa; • $V_{OL,max}$: V_{out} massima garantita per l'uscita bassa; • $V_{IL,min}$: V_{in} minima ammessa per un ingresso basso; • $V_{IL,max}$: V_{in} massima tollerata in ingresso per essere letta come bassa.

La differenza tra le tensioni garantite in uscita e quelle minime/massime tollerate in ingresso definisce i **margini di rumore** (*noise margin*):

$$NM_H = V_{OH,min} - V_{IH,min} \quad NM_L = V_{IL,max} - V_{OL,max}$$

I margini di rumore (NM_H e NM_L) rappresentano l'ampiezza massima di un disturbo (rumore elettrico, fluttuazioni) che può sommarsi al segnale durante il tragitto lungo il filo senza far sì che la porta successiva lo interpreti in modo errato o lo collochi nella *zona proibita*. In altre parole, è il “cuscinetto di sicurezza” contro il rumore.



Cosa rappresentano i due grafici:

- **Grafico di sinistra (Evoluzione nel tempo):** Mostra come varia nel tempo la tensione in ingresso (V_{in}) ad una porta. La fascia grigia è la **zona proibita**: se la tensione cade in quest'area, il componente *non può* stabilire se il livello logico sia uno 0 o un 1. I fronti di salita e discesa del segnale devono attraversare questa zona il più rapidamente possibile.
- **Grafico di destra (Curva di trasferimento):** È il grafico V_{out} in funzione di V_{in} (es. per un inverter NOT). Un inverter ideale commuterebbe a gradino esatto, ma nella realtà c'è una pendenza. Mostra chiaramente che finché V_{in} resta *fuori* dalla zona proibita grigia (a sinistra o a destra), V_{out} assume un valore netto e stabile ai margini del grafico logico.

9.6 Nomenclatura delle famiglie logiche e fan-out

9.6.1 Nomenclatura dei componenti

Le sigle dei circuiti integrati logici (IC) commerciali seguono uno schema di identificazione ben preciso. Ad esempio, una porta **SN74LS00N** viene così codificata:

$$\underbrace{SN}_{\text{ditta produttrice}} \quad \underbrace{74}_{\text{famiglia logica}} \quad \underbrace{LS}_{\text{sotto-famiglia}} \quad \underbrace{00}_{\text{funzione}} \quad \underbrace{N}_{\text{package}}$$

In dettaglio:

- **Ditta produttrice:** ad esempio *SN* per Texas Instruments, *MC* per Motorola.
- **Famiglia logica / range temperature:** la famiglia **74** è per uso commerciale ($0^\circ\text{C} \div 70^\circ\text{C}$), mentre la **54** è per uso militare/aerospaziale con tolleranze molto più ampie ($-55^\circ\text{C} \div 125^\circ\text{C}$).
- **Sotto-famiglia (tecnologia):** specifica le caratteristiche di velocità e consumi. Ad esempio *LS* (Low-power Schottky), *HC* (High-speed CMOS), *ALS* (Advanced Low-power Schottky).
- **Funzione:** il codice *00* indica ad esempio “Quad 2-input NAND gate” (4 porte NAND a due ingressi), *04* indica un inverter NOT (esadimensionale), ecc.
- **Package:** indica il tipo di contenitore fisico del chip. Ad esempio la lettera *N* indica il classico package plastico DIP (Dual In-line Package) per fori passanti, *D* indica un package SOIC per montaggio superficiale.

9.6.2 Fan-Out (capacità di pilotaggio)

Fan-Out = numero massimo di ingressi di porte logiche uguali che l'uscita di una determinata porta è in grado di pilotare, garantendo i corretti livelli di tensione.


Perché c'è un limite? Ogni porta in ingresso assorbe (o eroga) una piccolissima quantità di corrente. Se colleghiamo troppe porte all'uscita di un'unica porta “driver”, la somma di queste piccole correnti diventa elevata.

Se il driver non è progettato per erogare tutta questa corrente, la sua tensione di uscita inizia ad abbassarsi (o alzarsi) finendo nella zona proibita e causando errori nel circuito.

Il calcolo del Fan-Out si effettua separatamente per i due stati logici Alto e Basso, prendendo poi il caso peggiore (il minimo tra i due calcoli):

$$FO_H = \frac{I_{out,H}}{I_{in,H}} \qquad FO_L = \frac{I_{out,L}}{I_{in,L}}$$

Nello schema seguente è illustrato il concetto: la corrente totale I_{out} che fuoriesce dalla porta "Driver" si divide in tante piccole I_{in} quanti sono i carichi. Tutta la rete di carichi può essere modellata teoricamente come un'unica resistenza equivalente verso massa o verso l'alimentazione:



Capitolo 10. Algebra di Boole: assiomi, proprietà e sintesi

(13 marzo – 16 marzo 2026)

10.1 Tempi caratteristici delle porte logiche

Tempo di propagazione t_P : calcolato fra V_{in} e V_{out} ; è il tempo che intercorre fra i momenti in cui i segnali raggiungono il 50% della loro intensità fra V_{OL} e V_{OH} . È dovuto alle risposte dei transistor (inter-sat).

Tempo di transizione t_r : calcolato solo fra V_{in} e V_{out} ; è il tempo fra i momenti in cui il segnale è al 10% e al 90% (salita) o al 90% e al 10% (discesa). È dovuto ad effetti capacitivi.

10.2 Assiomi dell'algebra di Boole

L'algebra di Boole è definita dai seguenti assiomi su un insieme B con $|B| = 2$:

- **Chiusura:** $\forall a, b \in B \Rightarrow a + b \in B$ (OR) e $a \cdot b \in B$ (AND).
- **Elementi neutri:** $a + 0 = a$ (0 è neutro per OR); $a \cdot 1 = a$ (1 è neutro per AND).
- **Operazioni complemento:** $\bar{a} + a = 1$ e $\bar{a} \cdot a = 0$ (elemento opposto).
- **Involuzione:** $\bar{\bar{a}} = a$.

10.3 Proprietà dell'algebra di Boole

- **Commutativa:** $a + b = b + a$; $a \cdot b = b \cdot a$.
- **Associativa:** $(a + b) + c = a + b + c$; $(a \cdot b) \cdot c = a \cdot b \cdot c$.
- **Distributiva:** $(a + b) \cdot c = a \cdot c + b \cdot c$; $(a \cdot b) + c = (a + c) \cdot (b + c)$.
Si verifica con le tabelle di verità.
- **Dualità:** posso sempre scambiare un'operazione con l'altra insieme a tutti gli elementi (operazione, neutro, opposto). Funziona perché è un'algebra a 2 elementi, quindi 0 è uno e 1 è l'altro: $a + 0 = a \Rightarrow a \cdot 1 = a$.
- **Assorbimento:** $a + a \cdot b = a$.
- **Idempotenza:** $a + a = a$; $a \cdot a = a$.

10.3.1 Teorema della semplificazione

$$x \cdot y + x \cdot \bar{y} = x$$

$$x \cdot y + x \cdot \bar{y} = x \cdot (y + \bar{y}) = x \cdot 1 = x$$

Duale: $(x + y) \cdot (\bar{x} + y) = x \cdot \bar{x} + xy + \bar{x}y + y = 0 + y + y = y$.

10.3.2 Teorema della moltiplicazione e fattorizzazione

$$(x + y) \cdot (\bar{x} + z) = x \cdot z + \bar{x} \cdot y$$

Dimostrazione:

$$(x + y) \cdot (\bar{x} + z) = \bar{x} \cdot x + x \cdot z + \bar{x} \cdot y + y \cdot z = x \cdot z + \bar{x} \cdot y + yz(x + \bar{x}) = x \cdot z(1 + y) + \bar{x} \cdot y(1 + z) = x \cdot z + \bar{x} \cdot y$$

(usando $OR Y = 1 \forall y = 0, 1$)

Duale: $(\bar{x} \cdot z) + (x \cdot y) = (\bar{x} + y) \cdot (x + z)$.

10.3.3 Leggi di De Morgan


$$x + y + z + \dots = \overline{\overline{x} \cdot \overline{y} \cdot \overline{z} \cdot \dots}$$

$$x \cdot y \cdot z \cdot \dots = \overline{\overline{x} + \overline{y} + \overline{z} + \dots}$$

10.4 Porte universali: NAND e NOR


Le porte NAND e NOR sono dette **porte universali** (o un set funzionalmente completo) perché con ciascuna di esse è possibile realizzare *qualsiasi* funzione booleana, replicando il comportamento di NOT, AND e OR. Al contrario, AND e OR *non* formano insieme universali da soli, poiché, non potendo invertire un segnale, non permettono di realizzare la funzione NOT.

10.4.1 NAND come porta universale



10.4.2 NOR come porta universale

In modo duale alla NAND, anche la NOR può realizzare NOT, AND, OR e XOR:



10.5 Dalla tabella di verità al circuito

Data una tabella di verità, possiamo ricavare le espressioni logiche della funzione e i relativi circuiti. Consideriamo la seguente tabella per una funzione $F(a, b, c)$:

a	b	c	$F(a, b, c)$
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Dalle **possibili uscite di F** possiamo ricavare le due forme canoniche attraverso due procedimenti duali. Vediamoli passo passo in modo semplice:

1. Mintermini e Prima Forma Canonica (SOP)

La logica è “costruire le combinazioni che ci danno 1”:

- **Quali righe guardare:** Si prendono in considerazione solo le righe in cui $F = 1$.
- **Come scrivere il termine:** Per ogni riga, scriviamo il **prodotto (AND)** delle variabili.
- **Regola della negazione:** Se nella tabella la variabile vale **0** la scriviamo **negata** (con la barretta), se vale **1** la scriviamo **normale**.
- **Risultato finale:** Si sommano (OR) tra loro tutti i prodotti ottenuti. Si crea così la **SOP** (*Sum Of Products* - Somma di Prodotti).

Guardando la tabella precedente:

$$F(a, b, c) = \underbrace{\bar{a}\bar{b}c}_{\text{riga } 0,0,1} + \underbrace{\bar{a}b\bar{c}}_{\text{riga } 0,1,0} + \underbrace{a\bar{b}\bar{c}}_{\text{riga } 1,0,0} + \underbrace{ab\bar{c}}_{\text{riga } 1,1,0} + \underbrace{abc}_{\text{riga } 1,1,1}$$

2. Maxtermini e Seconda Forma Canonica (POS)

La logica qui è “escludere le combinazioni che ci danno 0”:

- **Quali righe guardare:** Si prendono in considerazione solo le righe in cui $F = 0$.
- **Come scrivere il termine:** Per ogni riga, scriviamo la **somma (OR)** delle variabili.
- **Regola della negazione (qui si inverte!):** Se nella tabella la variabile vale **1** la scriviamo **negata**, se vale **0** la scriviamo **normale**.
- **Risultato finale:** Si moltiplicano (AND) tra loro tutte le somme ottenute. Si crea così la **POS** (*Product Of Sums* - Prodotto di Somme).

Guardando la tabella precedente:

$$F(a, b, c) = \underbrace{(a + b + c)}_{\text{riga } 0,0,0} \cdot \underbrace{(a + \bar{b} + \bar{c})}_{\text{riga } 0,1,1} \cdot \underbrace{(\bar{a} + b + \bar{c})}_{\text{riga } 1,0,1}$$

Nota: Di solito si semplificano queste espressioni (es. con le mappe di Karnaugh) prima di costruire i circuiti per risparmiare componenti.

10.5.1 Equivalenza delle due forme canoniche


Dimostriamo che le due forme canoniche descrivono la stessa funzione e sono equivalenti. Prendiamo i mintermini per cui $F = 0$ (cioè m_0, m_3, m_5) e neghiamo la loro somma, ovvero calcoliamo $\overline{F}$. Per le leggi di De Morgan otteniamo esattamente la seconda forma canonica (POS):

$$\begin{aligned} \overline{\bar{a}\bar{b}\bar{c} + \bar{a}bc + abc} &= \text{(per le leggi di De Morgan)} \\ &= \overline{(\bar{a}\bar{b}\bar{c}) \cdot (\bar{a}bc) \cdot (abc)} \\ &= (a + b + c) \cdot (a + \bar{b} + \bar{c}) \cdot (\bar{a} + b + \bar{c}) \end{aligned}$$

Questo dimostra che le due forme canoniche portano allo stesso identico risultato logico.

10.5.2 I circuiti che corrispondono alle due forme

A queste due forme canoniche corrispondono due tipi di circuiti, entrambi strutturati su due "piani" di porte logiche. Il numero di ingressi e uscite dei piani dipende dal numero di variabili e dal numero di mintermini (o maxtermini):



10.5.3 Mappe di Karnaugh a 3 variabili

Data la tabella di verità vista in precedenza, possiamo costruire la mappa di Karnaugh a 3 variabili $c \backslash ab$. Le colonne sono ordinate secondo il **codice Gray** (00, 01, 11, 10). Questo ordine è fondamentale perché garantisce che le celle fisicamente adiacenti differiscano per **un solo bit**. In questo modo, raggruppando gli uni (o gli zeri) vicini, possiamo eliminare le variabili che cambiano di stato e ottenere un'espressione semplificata!

Semplificazione con Mintermini (uni)

$c \backslash ab$	00	01	11	10
0	0	1	1	1
1	1	0	1	0

Analisi dettagliata: Mintermini (Forma SOP)

L'obiettivo della mappa è **semplificare una funzione logica** raggruppando gli **1**. La regola d'oro per trovare la formula di ogni blocco è: se una variabile **cambia valore** all'interno del gruppo **si elimina**. Se **rimane costante**, **si tiene** (normale se 1, negata se 0).

- **Il blocco ROSSO (verticale al centro):** Le colonne (ab) sono sempre **11**, quindi $a = 1$ e $b = 1$ non cambiano e **le teniamo entrambe** (ab). La riga (c) passa da 0 a 1, quindi cambia e **la eliminiamo**. Risultato: ab .
- **Il blocco BLU (orizzontale in alto a sinistra):** La riga (c) è sempre **0**, quindi **la teniamo negata** ($\bar{c}$). Le colonne (ab) passano da 01 a 11: la a cambia (da 0 a 1) e si elimina, la b resta 1 e si tiene. Risultato: $b\bar{c}$.
- **Il blocco VERDE (orizzontale in alto a destra):** La riga (c) è sempre **0**, quindi **la teniamo negata** ($\bar{c}$). Le colonne (ab) passano da 11 a 10: la a resta 1 e si tiene, la b cambia (da 1 a 0) e si elimina. Risultato: $a\bar{c}$.
- **Il blocco ARANCIO (cella isolata in basso):** Non ha vicini, nessuna variabile cambia. Le teniamo tutte e tre per il valore che hanno: riga $c = 1$, colonna $ab = 00$. Risultato: $\bar{a}\bar{b}c$.

Unendo tutti i risultati parziali con un segno + (OR), otteniamo:

$$F = ab + b\bar{c} + a\bar{c} + \bar{a}\bar{b}c$$

Semplificazione con Maxtermini (zeri)

$c \backslash ab$	00	01	11	10
0	0	1	1	1
1	1	0	1	0

Analisi dettagliata: Maxtermini (Forma POS)

Se con i mintermini cercavamo gli 1, qui ci concentriamo **solo sugli 0**. La logica si **ribalta completamente**: i valori si invertono (se vale 0 si scrive normale a , se vale 1 si scrive negata $\bar{a}$) e le operazioni si invertono (somme dentro le parentesi, moltiplicazioni fuori).

In questa mappa specifica, gli zeri si trovano in diagonale. Poiché non sono vicini in orizzontale o verticale, **sono isolati** e non possiamo raggrupparli. Li prendiamo uno per uno:

- **Lo zero MARRONE (in alto a sinistra):** Riga $c = 0$, colonna $ab = 00$ (quindi $a = 0, b = 0$). Applicando il “mondo al contrario”, diventano tutti normali e li uniamo con il +. Risultato: $(a + b + c)$.
- **Lo zero VIOLA (in basso al centro):** Riga $c = 1$, colonna $ab = 01$ (quindi $a = 0, b = 1$). I valori a 1 si negano. Risultato: $(a + \bar{b} + \bar{c})$.
- **Lo zero AZZURRO (in basso a destra):** Riga $c = 1$, colonna $ab = 10$ (quindi $a = 1, b = 0$). I valori a 1 si negano. Risultato: $(\bar{a} + b + \bar{c})$.

Moltiplichiamo (AND) tra loro i tre blocchi ottenuti per la soluzione finale:

$$F = (a + b + c) \cdot (a + \bar{b} + \bar{c}) \cdot (\bar{a} + b + \bar{c})$$

10.5.4 Esempi di mappe di Karnaugh a 4 variabili

Anche per 4 variabili si usa la codifica di Gray per disporre le combinazioni di due variabili (ab e cd) sui lati della tabella. I raggruppamenti (implicanti) devono essere composti da un numero di “1” (o “0”) pari a una potenza di due (1, 2, 4, 8...) e formare rettangoli. Essi possono anche “sconfinare” da un bordo all’altro della mappa, poiché i bordi opposti sono adiacenti.

L’obiettivo è coprire tutti gli 1 (o gli 0) col minor numero di raggruppamenti, il più larghi possibile. Analizziamo due funzioni diverse usando le mappe dei tuoi appunti originali.

Mappa 1: Quando usare i Maxtermini NON conviene

$ab \backslash cd$	00	01	11	10
00	0	0	0	0
01	0	1	0	0
11	0	0	1	0
10	0	0	0	0

Analisi della Mappa 1: Perché i Maxtermini falliscono

In questa prima funzione, abbiamo ben quattordici zeri e solo due uni. Se proviamo a usare i **Maxtermini** (raggruppando gli 0, logica inversa), l’alto numero di zeri ci costringe a fare ben **4 raggruppamenti** che si accavallano caoticamente sfruttando anche i bordi!

- **Bordi orizzontali VIOLA (8 celle):** Comprende le righe $cd = 00, 10$. Resta solo $d = 0 \rightarrow d$. Risultato: (d) .
- **Bordi verticali MARRONI (8 celle):** Comprende le colonne $ab = 00, 10$. Resta solo $b = 0 \rightarrow b$. Risultato: (b) .
- **Quadrato AZZURRO (4 celle, alto a dx):** Colonne 11, 10 ($a = 1 \rightarrow \bar{a}$) e righe 00, 01 ($c = 0 \rightarrow c$). Risultato: $(\bar{a} + c)$.
- **Quadrato MAGENTA (4 celle, basso a sx):** Colonne 00, 01 ($a = 0 \rightarrow a$) e righe 11, 10 ($c = 1 \rightarrow \bar{c}$). Risultato: $(a + \bar{c})$.

Espressione trovata: $F = (d) \cdot (b) \cdot (\bar{a} + c) \cdot (a + \bar{c})$

Se invece usassimo i **Mintermini** per la stessa mappa, ci basterebbe raggruppare i due singoli **1** isolati (2 gruppi da una cella). Si otterrebbe $F = \bar{a}b\bar{c}d + abcd$ (solo **due** termini). **Conclusione:** quando gli zeri sono troppi, usare i Maxtermini porta a un’espressione enorme.

Mappa 2: Un buon uso dei Mintermini

$ab \backslash cd$	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	1	1	0
10	0	0	0	0

Analisi della Mappa 2 con i Mintermini

In questa seconda funzione abbiamo meno uni (sei) che zeri (dieci). Ci conviene usare i **Mintermini** e raggruppare gli 1:

- **Rettangolo BLU (4 celle, riga intera):** Copre tutta la riga $cd = 01$. Quindi $c = 0 \rightarrow \bar{c}$ e $d = 1 \rightarrow d$. Le colonne variano tutte, quindi si eliminano a e b . Risultato: $\bar{c}d$.

- **Quadrato ROSSO (4 celle, centrale):** Copre le colonne $ab = 01, 11$ (a cambia, resta $b = 1 \rightarrow b$) e le righe $cd = 01, 11$ (c cambia, resta $d = 1 \rightarrow d$). Risultato: bd .

L'espressione ottimizzata risultante è semplicemente la somma dei due gruppi:

$$F = \bar{c}d + bd = (\bar{c} + b)d$$

10.6 Codifica binaria

Con n bit posso descrivere 2^n valori in decimale.

Esempio: $N = 13 \leftrightarrow 1101$.

Conversione binario $\rightarrow$ decimale: si moltiplica ogni cifra per la potenza di 2 corrispondente alla sua posizione e si somma:

$$1101 \rightarrow 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 8 + 4 + 0 + 1 = 13$$


Conversione decimale $\rightarrow$ binario: si divide ripetutamente per 2, prendendo via via i resti dal basso verso l'alto:

$$13 \rightarrow \frac{13}{2} = 6 \text{ resto } 1 \rightarrow \frac{6}{2} = 3 \text{ resto } 0 \rightarrow \frac{3}{2} = 1 \text{ resto } 1 \rightarrow \frac{1}{2} = 0 \text{ resto } 1 \\ \Rightarrow 13 = 1101 \text{ (leggendo i resti dal basso verso l'alto)}$$

10.7 Codice BCD

BCD (Binary Coded Decimal): per scrivere le cifre decimali da 0 a 9 si usano 4 bit (3 bit sarebbero troppo pochi, dato che $2^3 = 8 < 10$).

10.7.1 Esempio: display a 7 segmenti



Si vuole pilotare un singolo segmento di un display a 7 segmenti a partire dalla cifra BCD in ingresso a, b, c, d .

Si costruisce la tabella di verità del segmento (con $a \leftrightarrow$ bit più significativo, $d \leftrightarrow$ bit meno significativo) e si segnano come **don't care** ($\times$) le combinazioni che non corrispondono a nessuna cifra BCD (cioè da 10 a 15), in modo da poter scegliere il loro valore così da semplificare il circuito:

a	b	c	d	uscita
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1010 – 1111				$\times \times \times \times \times \times$

La 2^a forma canonica (POS) del segmento, prima della semplificazione, è:

$$F(a, b, c, d) = (a + b + c + d) \cdot (a + b + c + \bar{d}) \cdot (a + \bar{b} + \bar{c} + \bar{d})$$

Riportando la funzione (con i don't care) sulla mappa di Karnaugh a 4 variabili $cd \backslash ab$ e scegliendo opportunamente il valore dei don't care, si semplifica notevolmente il circuito:

$cd \backslash ab$	00	01	11	10
00	0	1	$\times$	0
01	1	0	$\times$	$\times$
11	0	1	$\times$	$\times$
10	0	0	$\times$	$\times$

Scegliendo i don't care in modo da formare i raggruppamenti più grandi possibile, l'espressione semplificata diventa:

$$a + c\bar{d} + \bar{b}c + b\bar{c} = a + c\bar{d} + (b \oplus c)$$

molto più corta e immediata da realizzare rispetto alla forma canonica di partenza.

I **don't care** si scelgono in modo da semplificare il più possibile il circuito risultante.

10.8 Sommatore

10.8.1 Semi-sommatore (half adder)

Un **semi-sommatore** (half adder) è un circuito combinatorio in grado di eseguire la somma di due singoli bit (a_i e b_i). Esso produce due uscite: il bit di somma Σ_i e il bit di riporto generato C_{i+1} (carry out). L'equazione logica che descrive la somma è un'operazione XOR ($\Sigma_i = a_i \oplus b_i$), mentre il riporto è dato da un'operazione AND ($C_{i+1} = a_i \cdot b_i$). Il limite del semi-sommatore è che non prevede un ingresso per il riporto proveniente da uno stadio precedente, limitandone l'utilizzo al solo bit meno significativo di un'addizione su più bit.




Tabella di verità del semi-sommatore:

a_i	b_i	Σ_i	C_{i+1}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

10.8.2 Sommatore completo (full adder)

Il **sommatore completo** (full adder) risolve il limite del semi-sommatore aggiungendo un terzo ingresso C_i per il riporto proveniente da uno stadio precedente. L'uscita somma Σ_i vale 1 se il numero di ingressi a 1 è dispari, mentre il riporto C_{i+1} vale 1 se almeno due ingressi sono a 1.

Il circuito può essere ottenuto combinando due semi-sommatori e una porta OR finale per i riporti, in modo da tenere conto di tutti gli addendi:




Tabella di verità del sommatore completo (con Σ'_i , C'_{i+1} uscite del primo HA):

a_i	b_i	C_i	Σ'_i	Σ_i	C_{i+1}
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	1	0
0	1	1	1	0	1
1	0	0	1	1	0
1	0	1	1	0	1
1	1	0	0	0	1
1	1	1	0	1	1

Logica dietro la tabella di verità

Le due uscite del full adder obbediscono a regole semplici che si ricavano direttamente dal significato fisico della somma binaria.

- **Bit di somma Σ_i — “parità” degli ingressi:** $\Sigma_i = 1$ ogni volta che il numero totale di ingressi a **1** è *dispari* (uno solo oppure tutti e tre). Questo coincide esattamente con l'**XOR a tre vie**:

$$\Sigma_i = a_i \oplus b_i \oplus C_i$$

Si può verificare intuitivamente: $1 + 1 + 0 = 2_{10} = 10_2$, la cifra delle unità è **0**; $1 + 1 + 1 = 3_{10} = 11_2$, la cifra delle unità è **1**. In entrambi i casi conta solo la parità degli addendi.

- **Bit di riporto C_{i+1} — “maggioranza” degli ingressi:** $C_{i+1} = 1$ ogni volta che *almeno due* ingressi su tre sono a **1** (funzione di maggioranza). Algebricamente:

$$C_{i+1} = a_i b_i + b_i C_i + a_i C_i$$

Ogni termine rappresenta una coppia che, sommata, produce riporto ($1 + 1 \geq 2$).


Queste due formule — e quindi l'intera tabella — si ricavano senza dover enumerare tutti gli 8 casi: basta ricordare che Σ_i conta la *parità* e C_{i+1} la *maggioranza* dei tre bit in ingresso.

Capitolo 11. Sommatori, complemento a 2 e codici

11.1 Esempio: sommatore a 4 bit

(27 marzo 2026)

Collegando in cascata 4 sommatori completi (Full Adder, FA) si ottiene un circuito per l'addizione a 4 bit, noto come **Ripple-Carry Adder** (sommatore a propagazione di riporto). Ogni stadio i somma i bit a_i e b_i più il riporto dello stadio precedente (C_i), generando il bit di somma (Σ_i) e il nuovo riporto (C_{i+1}) per lo stadio successivo.



Esempio rapido di calcolo:

Proviamo a sommare $A = 0101_2$ (5_{10}) e $B = 0011_2$ (3_{10}), ponendo il riporto iniziale $C_0 = 0$:

- **Stadio 0:** $a_0(1) + b_0(1) + C_0(0) = 2 \Rightarrow \Sigma_0 = 0$, riporto $C_1 = 1$.
- **Stadio 1:** $a_1(0) + b_1(1) + C_1(1) = 2 \Rightarrow \Sigma_1 = 0$, riporto $C_2 = 1$.
- **Stadio 2:** $a_2(1) + b_2(0) + C_2(1) = 2 \Rightarrow \Sigma_2 = 0$, riporto $C_3 = 1$.
- **Stadio 3:** $a_3(0) + b_3(0) + C_3(1) = 1 \Rightarrow \Sigma_3 = 1$, riporto $C_4 = 0$.

Risultato corretto: $\Sigma = 1000_2$ (8_{10}).

Bit di overflow (C_4): È il bit di riporto finale in uscita dal blocco più significativo. Se stiamo eseguendo addizioni su numeri binari puri (senza segno) a 4 bit e otteniamo $C_4 = 1$, il risultato supera il valore massimo rappresentabile (15_{10}). In questo caso si è verificato un errore di overflow.

Il problema del ritardo (Delay):

Il principale limite prestazionale di questo circuito è che ogni blocco FA deve "aspettare" che il blocco precedente calcoli il suo riporto. Il segnale C deve letteralmente "propagarsi" a cascata (ripple) da C_0 fino a C_4 .

- Se una singola porta logica ha un tempo di ritardo ΔT , ogni blocco Full Adder impiega circa $3\Delta T$ per generare il riporto.
- In un sommatore a n bit, il tempo totale Δt cresce in modo lineare:

$$\Delta t = n \cdot 3\Delta T$$

Soluzione: i sommatori Carry Look-Ahead (CLA)

Per eliminare questa latenza si utilizzano circuiti più avanzati (ad anticipo di riporto). Attraverso un'apposita rete logica parallela, questi circuiti capiscono "in anticipo" se i vari stadi andranno a *generare* o *propagare* un riporto. In questo modo si possono calcolare tutte le uscite simultaneamente, con un ritardo bassissimo e logaritmico (o indipendente) rispetto alla lunghezza n della parola.

11.2 Modularità e Design Gerarchico

Nella progettazione digitale moderna, si sfrutta ampiamente il concetto di **modularità**.

Design Modulare: un approccio in cui il sistema complesso viene suddiviso in sottomoduli standard e intercambiabili (es. usare i Full Adder base per costruire un sommatore a n bit). Questi moduli possono essere aggiunti, rimossi o sostituiti senza dover alterare o riprogettare il resto del sistema.

I vantaggi principali includono:

- **Astrazione:** chi progetta un processore non deve preoccuparsi della logica a porte interne al singolo FA, ma ne considera solo gli ingressi e le uscite.
- **Riutilizzo e Semplificazione:** un modulo testato e verificato può essere riutilizzato in più punti, rendendo il collaudo molto più affidabile.

11.3 Sottrattori e numeri negativi

(27 marzo 2026 – cont.)

Nei circuiti digitali, per rappresentare anche i numeri negativi, si deve "sacrificare" un bit (di solito il più significativo) per indicare il segno. Esistono diverse tecniche per farlo:

1. Modulo e Segno

Il bit più a sinistra indica il segno (0 = positivo, 1 = negativo), mentre i restanti bit indicano il valore assoluto. Questa tecnica presenta un problema pratico: lo zero ha due rappresentazioni diverse. Ad esempio su 4 bit, 0000 (+0) e 1000 (−0) indicano entrambi il numero zero. Questo complica inutilmente i circuiti di calcolo.

2. La teoria dei Complementi

Per risolvere questo problema si utilizza un metodo matematico chiamato *complemento*. Dato un numero N espresso in una certa base r e lungo n cifre, si definiscono due tipi di complemento:

- **Complemento alla base diminuita (base $r - 1$):**
Si definisce come $C_{r-1}(N) = (r^n - 1) - N$. Poiché $r^n - 1$ è il numero massimo rappresentabile ($N_{\max}$), si ottiene sottraendo il numero N dal valore massimo.
- **Complemento alla base (base r):**
Si definisce come $C_r(N) = r^n - N$. Essendo $r^n = (r^n - 1) + 1$, equivale matematicamente ad aggiungere 1 al complemento alla base diminuita.

Applicazione al Sistema Binario (Base 2):

Nei sistemi binari (base $r = 2$), queste due definizioni prendono il nome di **Complemento a 1** e **Complemento a 2**.

Complemento a 1 (C_1):

$$C_1(N) = (2^n - 1) - N$$

Poiché $2^n - 1$ è un numero composto da tutti "1" (es. 1111_2), sottrarre N significa banalmente *invertire tutti i singoli bit* di N (ogni bit N_i diventa $\overline{N}_i$):

$$C_1(N) = \overline{N}_{n-1} \cdots \overline{N}_1 \overline{N}_0$$

Complemento a 2 (C_2):

$$C_2(N) = 2^n - N$$

Come visto prima, possiamo riscriverlo come $(2^n - 1 - N) + 1$. Questo significa che per calcolare il complemento a 2 basta prendere il complemento a 1 e sommare 1:

$$C_2(N) = C_1(N) + 1 = \overline{N}_{n-1} \cdots \overline{N}_1 \overline{N}_0 + 1$$

Proprietà fondamentale: Applicare due volte il complemento a 2 restituisce il numero originale, ovvero $C_2(C_2(N)) = N$.

Il **complemento a 2** è la notazione standard per rappresentare numeri interi con segno nei calcolatori. A differenza della codifica a modulo e segno, garantisce un'unica rappresentazione per lo zero (es. 0000) e permette di eseguire somme e sottrazioni con la stessa rete logica hardware.

Regola pratica per calcolare il complemento a 2 di un numero:


1. Si parte dal numero binario positivo (es. $+3_{10} = 0011_2$).
2. Si invertono tutti i bit (complemento a 1): $0011 \rightarrow 1100$.
3. Si somma 1 al risultato: $1100 + 1 = 1101$.

Quindi $-3_{10} = 1101_2$ in complemento a 2 su 4 bit.

Se verifichiamo calcolando l'addizione $-3 + 3$, avremo: $1101 + 0011 = 10000$. Poiché lavoriamo a 4 bit, l'uno più a sinistra (il *carry out* uscente) cade fuori dalla dimensione dei registri e viene ignorato. Il risultato memorizzato è esattamente 0000, ovvero 0.

11.3.1 Circuito sommatore/sottrattore a 4 bit

Un grande vantaggio della codifica in complemento a 2 è la possibilità di eseguire sia addizioni che sottrazioni utilizzando il **medesimo circuito hardware**. Per farlo, si estende il classico sommatore (ripple-carry adder) introducendo delle porte logiche XOR sugli ingressi del secondo operando e sfruttando il riporto iniziale C_0 come segnale di controllo (selettore d'operazione).




Il funzionamento del circuito dipende dal valore del segnale di controllo C_0 :

- **Se $C_0 = 0$ (Addizione):** la porta XOR riceve uno 0 e si comporta come un buffer trasparente ($b_i \oplus 0 = b_i$). Inoltre, il riporto in ingresso al primo FA è anch'esso 0. Il circuito esegue quindi una normale addizione: $S = a + b$.
- **Se $C_0 = 1$ (Sottrazione):** la porta XOR riceve un 1 e si comporta come un invertitore logico ($b_i \oplus 1 = \bar{b}_i$), calcolando il complemento a 1 di b . Il riporto in ingresso al primo FA fornisce un ulteriore +1. In questo modo, il circuito calcola internamente l'espressione $a + \bar{b} + 1$. Poiché $\bar{b} + 1$ equivale a $-b$ (in complemento a 2), l'operazione totale svolta è esattamente la sottrazione: $S = a - b$.
- **Errore di Overflow (E):** lavorando con un numero fisso di bit (in questo caso 4 bit, intervallo rappresentabile da -8 a $+7$), può accadere che il risultato reale dell'operazione sia al di fuori di questo intervallo. Questo errore prende il nome di *overflow* e viene segnalato tramite una porta XOR applicata agli ultimi due riporti generati ($E = C_3 \oplus C_4$). Se $E = 1$, si ha un *overflow* e il risultato non è valido.

In generale, lavorando in complemento a 2 con 4 bit, si rappresenta l'intervallo da -8 a $+7$:

- Se $\Sigma_3 = 0 \Leftrightarrow$ il risultato Σ è positivo o nullo.
- Se $\Sigma_3 = 1 \Leftrightarrow$ il risultato Σ è negativo.



Capitolo 12. Codice Gray e ASCII

(30 marzo 2026)

12.1 Codice Gray

Il **Codice Gray** è una codifica binaria non pesata in cui due valori consecutivi differiscono sempre e solo per *un singolo bit*.

I vantaggi principali del codice Gray rispetto al normale codice binario puro sono:

- **Prevenzione dei glitch (stati spuri):** in un contatore binario normale, il passaggio ad esempio da 3 (011_2) a 4 (100_2) comporta la commutazione simultanea di 3 bit. Fisicamente, i bit non commuteranno mai nel medesimo istante esatto, causando passaggi in stati intermedi transitori errati (es. $011 \rightarrow 111 \rightarrow 100$). Con il codice Gray, cambiando un solo bit per ogni incremento, le transizioni sono sempre sicure e prive di glitch.
- **Riduzione della dissipazione di potenza:** in tecnologie CMOS, la potenza dinamica è dissipata principalmente durante le commutazioni di stato logico. Poiché nel codice Gray commuta sempre e solo un bit alla volta, la potenza dissipata è minima e costante nel tempo, rendendolo ideale per contatori a basso consumo o per le macchine a stati finiti.

Dec.	Binario	Gray
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100
8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
12	1100	1010
13	1101	1011
14	1110	1001
15	1111	1000

Dato un numero a n bit (dove l'indice $n - 1$ rappresenta il bit più significativo, MSB):

Conversione Binario $\rightarrow$ Gray:

Il bit più significativo resta invariato. Ogni altro bit Gray si calcola come XOR tra il bit binario nella stessa posizione e il bit binario precedente (più significativo).

$$G_{n-1} = B_{n-1} \quad G_k = B_k \oplus B_{k+1} \quad \text{per } k < n - 1$$


Conversione Gray $\rightarrow$ Binario:

Il bit più significativo resta invariato. Ogni altro bit binario si ottiene come XOR tra il bit Gray nella stessa posizione e il *bit binario appena calcolato* nella posizione più significativa adiacente.


$$B_{n-1} = G_{n-1} \quad B_k = G_k \oplus B_{k+1} \quad \text{per } k < n - 1$$

(Nota matematica: sviluppando la ricorsione si nota che equivale alla formula $B_k = G_k \oplus G_{k+1} \oplus \dots \oplus G_{n-1}$, spesso implementata in hardware per velocizzare i tempi di calcolo parallelo).

12.1.1 Circuiti di conversione



Conversione B $\rightarrow$ G



Conversione G $\rightarrow$ B

12.1.2 Esercizi svolti: conversioni passo-passo

Applichiamo le formule ai due casi classici usando numeri a **4 bit** ($B_3B_2B_1B_0$, con $B_3 = \text{MSB}$).

Esercizio 1 — Binario $\rightarrow$ Gray: $1011_2 (= 11_{10})$

La regola è: $G_3 = B_3$, poi $G_k = B_k \oplus B_{k+1}$.

Bit	Formula	Calcolo	Risultato
G_3	B_3	1	$G_3 = \mathbf{1}$
G_2	$B_2 \oplus B_3$	$0 \oplus 1$	$G_2 = \mathbf{1}$
G_1	$B_1 \oplus B_2$	$1 \oplus 0$	$G_1 = \mathbf{1}$
G_0	$B_0 \oplus B_1$	$1 \oplus 1$	$G_0 = \mathbf{0}$

Si parte dal MSB e si scende verso il LSB, applicando uno XOR bit a bit con il vicino più significativo già noto:

$$\underbrace{1}_{B_3} \underbrace{0}_{B_2} \underbrace{1}_{B_1} \underbrace{1}_{B_0} \xrightarrow{B \rightarrow G} \underbrace{1}_{G_3} \underbrace{1}_{G_2} \underbrace{1}_{G_1} \underbrace{0}_{G_0} \Rightarrow \boxed{1110_G}$$

Esercizio 2 — Gray $\rightarrow$ Binario: 1110_G

La regola è: $B_3 = G_3$, poi $B_k = G_k \oplus B_{k+1}$ (si usa il binario *già calcolato* al passo precedente, non il Gray).

Bit	Formula	Calcolo	Risultato
B_3	G_3	1	$B_3 = \mathbf{1}$
B_2	$G_2 \oplus B_3$	$1 \oplus 1$	$B_2 = \mathbf{0}$
B_1	$G_1 \oplus B_2$	$1 \oplus 0$	$B_1 = \mathbf{1}$
B_0	$G_0 \oplus B_1$	$0 \oplus 1$	$B_0 = \mathbf{1}$

Anche qui si procede dall'MSB verso l'LSB, ma ogni XOR usa il *bit binario appena ricavato* (non il Gray):

$$\underbrace{1}_{G_3} \underbrace{1}_{G_2} \underbrace{1}_{G_1} \underbrace{0}_{G_0} \xrightarrow{G \rightarrow B} \underbrace{1}_{B_3} \underbrace{0}_{B_2} \underbrace{1}_{B_1} \underbrace{1}_{B_0} \Rightarrow \boxed{1011_2 = 11_{10}}$$

I due esercizi si invertono a vicenda: il risultato di Esercizio 2 coincide esattamente con il punto di partenza di Esercizio 1, confermando la correttezza delle due conversioni.

Esercizio 3 — Binario $\rightarrow$ Gray: $1101_2 (= 13_{10})$

Bit	Formula	Calcolo	Risultato
G_3	B_3	1	$G_3 = \mathbf{1}$
G_2	$B_2 \oplus B_3$	$1 \oplus 1$	$G_2 = \mathbf{0}$
G_1	$B_1 \oplus B_2$	$0 \oplus 1$	$G_1 = \mathbf{1}$
G_0	$B_0 \oplus B_1$	$1 \oplus 0$	$G_0 = \mathbf{1}$

$$1101_2 \xrightarrow{B \rightarrow G} \boxed{1011_G}$$

Esercizio 4 — Gray $\rightarrow$ Binario: 1011_G

Bit	Formula	Calcolo	Risultato
B_3	G_3	1	$B_3 = \mathbf{1}$
B_2	$G_2 \oplus B_3$	$0 \oplus 1$	$B_2 = \mathbf{1}$
B_1	$G_1 \oplus B_2$	$1 \oplus 1$	$B_1 = \mathbf{0}$
B_0	$G_0 \oplus B_1$	$1 \oplus 0$	$B_0 = \mathbf{1}$

$$1011_G \xrightarrow{G \rightarrow B} \boxed{1101_2 = 13_{10}}$$

Anche qui la coppia Esercizio 3 e Esercizio 4 è inversa, come atteso.

12.2 Codice ASCII

L'**ASCII** (*American Standard Code for Information Interchange*) è il sistema di codifica standard utilizzato storicamente per rappresentare caratteri alfanumerici e simboli di controllo nei dispositivi digitali e di telecomunicazione.

La tabella ASCII standard originale utilizza **7 bit** per codificare 128 simboli diversi ($2^7 = 128$). I codici sono suddivisi logicamente in:

- **0–31 e 127:** *Caratteri di controllo* (non stampabili), usati originariamente per gestire la formattazione hardware delle telescriventi (es. ritorno a capo **CR**, avanzamento riga **LF**, tabulazione **HT**) o il protocollo di comunicazione.
- **32–47, 58–64, 91–96, 123–126:** *Simboli grafici e punteggiatura* (lo spazio è il primo carattere stampabile, codice decimale 32).
- **48–57:** *Cifre numeriche* (da '0' a '9').
- **65–90:** *Lettere maiuscole* (da 'A' a 'Z').
- **97–122:** *Lettere minuscole* (da 'a' a 'z').

Proprietà notevole: le lettere maiuscole e le rispettive minuscole differiscono sempre esattamente per *un solo bit* (il sesto bit partendo da zero, che vale $2^5 = 32$). Ad esempio, la 'A' vale 65_{10} (01000001_2) e la 'a' vale 97_{10} (01100001_2). Questa ingegnosa scelta progettuale non è casuale: permette ai sistemi digitali e ai microprocessori di convertire istantaneamente e a basso costo computazionale i caratteri dal maiuscolo al minuscolo semplicemente invertendo un bit (ad esempio applicando una maschera logica di tipo XOR o OR).

Dec	Oct	Hex	Char	Dec	Oct	Hex	Char	Dec	Oct	Hex	Char	Dec	Oct	Hex	Char
0	000	00	NUL	32	040	20	(sp)	64	100	40	@	96	140	60	`
1	001	01	SOH	33	041	21	!	65	101	41	A	97	141	61	a
2	002	02	STX	34	042	22	"	66	102	42	B	98	142	62	b
3	003	03	ETX	35	043	23	#	67	103	43	C	99	143	63	c
4	004	04	EOT	36	044	24	\$	68	104	44	D	100	144	64	d
5	005	05	ENQ	37	045	25	%	69	105	45	E	101	145	65	e
6	006	06	ACK	38	046	26	&	70	106	46	F	102	146	66	f
7	007	07	BEL	39	047	27	'	71	107	47	G	103	147	67	g
8	010	08	BS	40	050	28	(	72	110	48	H	104	150	68	h
9	011	09	HT	41	051	29	)	73	111	49	I	105	151	69	i
10	012	0A	LF	42	052	2A	*	74	112	4A	J	106	152	6A	j
11	013	0B	VT	43	053	2B	+	75	113	4B	K	107	153	6B	k
12	014	0C	FF	44	054	2C	,	76	114	4C	L	108	154	6C	l
13	015	0D	CR	45	055	2D	-	77	115	4D	M	109	155	6D	m
14	016	0E	SO	46	056	2E	.	78	116	4E	N	110	156	6E	n
15	017	0F	SI	47	057	2F	/	79	117	4F	O	111	157	6F	o
16	020	10	DLE	48	060	30	0	80	120	50	P	112	160	70	p
17	021	11	DC1	49	061	31	1	81	121	51	Q	113	161	71	q
18	022	12	DC2	50	062	32	2	82	122	52	R	114	162	72	r
19	023	13	DC3	51	063	33	3	83	123	53	S	115	163	73	s
20	024	14	DC4	52	064	34	4	84	124	54	T	116	164	74	t
21	025	15	NAK	53	065	35	5	85	125	55	U	117	165	75	u
22	026	16	SYN	54	066	36	6	86	126	56	V	118	166	76	v
23	027	17	ETB	55	067	37	7	87	127	57	W	119	167	77	w
24	030	18	CAN	56	070	38	8	88	130	58	X	120	170	78	x
25	031	19	EM	57	071	39	9	89	131	59	Y	121	171	79	y
26	032	1A	SUB	58	072	3A	:	90	132	5A	Z	122	172	7A	z
27	033	1B	ESC	59	073	3B	;	91	133	5B	[	123	173	7B	{
28	034	1C	FS	60	074	3C	<	92	134	5C	\	124	174	7C	
29	035	1D	GS	61	075	3D	=	93	135	5D	]	125	175	7D	}
30	036	1E	RS	62	076	3E	>	94	136	5E	^	126	176	7E	~
31	037	1F	US	63	077	3F	?	95	137	5F	_	127	177	7F	DEL

Legenda: le colonne da sinistra a destra mostrano decimale, ottale, esadecimale e il carattere corrispondente. I caratteri di controllo (0–31 e 127) sono abbreviati (es. NUL=null, SOH=start of heading, CR=carriage return, DEL=delete, ecc.).

Intervalli notevoli:

- Caratteri di controllo: 0–31 e 127;
- Spazio: 32;
- Caratteri stampabili: 33–126;
- Cifre: 48–57 (0–9);
- Lettere maiuscole: 65–90 (A–Z);
- Lettere minuscole: 97–122 (a–z).


Capitolo 13. Logica sequenziale

13.1 Circuiti combinatori e circuiti sequenziali

Finora abbiamo visto circuiti in cui l'output dipende esclusivamente dagli input: **circuiti combinatori**.

Esistono anche circuiti in cui lo stato delle uscite dipende anche dallo stato in cui il circuito era in precedenza: questi circuiti seguono una **logica sequenziale**.

Nei circuiti sequenziali è necessario che ci sia una **memoria**, un feedback.




13.2 Bistabilità e oscillazione

Il **circuito bistabile** rappresenta la forma più semplice di **memoria** in elettronica digitale. Si ottiene collegando in anello chiuso un numero **pari** di porte logiche invertenti (ad esempio porte NOT). Poiché ogni segnale viene invertito due volte, il valore che ritorna all'ingresso è uguale a quello di partenza. Questo crea un **feedback positivo** che rinforza e mantiene stabile all'infinito lo stato logico assunto all'accensione, conservando così un bit di informazione (0 o 1).

Il problema di un semplice anello di porte NOT è che è un sistema isolato: **non è possibile modificarne lo stato** dall'esterno. Per potervi "scrivere" un nuovo bit (impostarlo a 1 o azzerarlo a 0), le porte NOT vengono sostituite con porte **NOR** o **NAND**, le quali offrono dei terminali di ingresso aggiuntivi per i segnali di controllo.


Se invece colleghiamo in anello chiuso un numero **dispari** di porte NOT, otteniamo un **circuito oscillante** (o *ring oscillator*). L'inversione dispari fa sì che il segnale ritorni all'ingresso invertito rispetto alla partenza. Questo genera una perenne instabilità: l'uscita continua a commutare ciclicamente tra 0 e 1, con un periodo T proporzionale al numero di porte e al ritardo di propagazione di ciascuna di esse.



13.3 Latch

Latch = Il circuito di memoria fondamentale dell'elettronica digitale sequenziale, capace di conservare un bit e di essere aggiornato tramite appositi segnali di ingresso.

Il Latch più semplice (Latch SR, *Set-Reset*) nasce dall'evoluzione del circuito bistabile: sostituendo le due porte NOT con due porte **NOR** (o NAND) e incrociando i collegamenti (*cross-coupling*), otteniamo due ingressi di controllo: **S** (*Set*) e **R** (*Reset*).



Latch SR con porte NOR

Funzionamento e Tabella di verità del Latch SR con porte NOR

Le uscite sono Q e $\bar{Q}$. Il pedice n indica lo stato *attuale* del latch (prima che gli ingressi cambino), mentre $n+1$ indica il nuovo stato che il circuito assumerà.

R	S	Q_{n+1}	$\bar{Q}_{n+1}$	Comportamento
0	0	Q_n	$\bar{Q}_n$	MEMORIA (stato mantenuto)
0	1	1	0	SET — forza $Q = 1$
1	0	0	1	RESET — forza $Q = 0$
1	1	0	0	PROIBITO — $Q = \bar{Q} = 0$, uscita incoerente

Di seguito viene spiegato il meccanismo fisico di ogni stato, seguendo il percorso del segnale attraverso le due porte NOR incrociate.

- **Memoria** ($R = 0, S = 0$) Con entrambi gli ingressi a 0, ogni porta NOR ha un solo ingresso attivo: quello proveniente dall'uscita dell'altra porta (*cross-coupling*). Il circuito si comporta esattamente come un anello di due invertitori: qualunque stato ($Q = 0$ o $Q = 1$) è auto-consistente e viene mantenuto indefinitamente. **Non avviene nessun cambiamento**: il bit memorizzato rimane intatto.
- **Set** ($R = 0, S = 1$) L'ingresso $S = 1$ forza l'uscita della porta NOR inferiore a 0 ($\bar{Q} \rightarrow 0$), indipendentemente dal suo secondo ingresso di feedback. Questo 0 si propaga alla porta NOR superiore, la quale ha ora *entrambi* gli ingressi a 0 ($R = 0$ e il feedback $\bar{Q} = 0$), quindi porta la sua uscita a $Q \rightarrow 1$. Il latch si **stabilizza** nello stato $Q = 1, \bar{Q} = 0$.
- **Reset** ($R = 1, S = 0$) Simmetrico al caso precedente: $R = 1$ forza l'uscita della porta NOR superiore a 0 ($Q \rightarrow 0$). Questo 0 raggiunge la porta NOR inferiore che, con entrambi gli ingressi a 0 ($S = 0$ e il feedback $Q = 0$), porta $\bar{Q} \rightarrow 1$. Il latch si **stabilizza** nello stato $Q = 0, \bar{Q} = 1$.
- **Stato proibito** ($R = 1, S = 1$) Con entrambi gli ingressi a 1, *entrambe* le porte NOR vengono forzate a 0: $Q = 0$ e $\bar{Q} = 0$. Questo viola il requisito fondamentale del latch, ovvero che le uscite siano sempre complementari. Ancora più grave è ciò che accade se si riportano poi R e S a 0 simultaneamente: entrambe le porte tenderanno di portare la propria uscita a 1 nello stesso istante. Il risultato finale dipenderà da infinitesime differenze nei ritardi di propagazione e nelle caratteristiche costruttive dei transistor, rendendo l'uscita **imprevedibile** e potenzialmente causando una *metastabilità* o un'oscillazione transitoria. Per questo motivo la combinazione $R = S = 1$ è da evitare sempre.

13.3.1 Latch RS con NOR: funzione caratteristica

In questa sezione ricaviamo *algebricamente* l'equazione che governa il latch con porte NOR. Il procedimento si basa sull'analisi del **circuito equivalente**, in cui l'anello di retroazione viene idealmente interrotto per studiare la propagazione dei segnali da un istante t all'istante successivo $t + \Delta t$.

1. Costruzione dell'equazione dal circuito equivalente. Seguendo il percorso dei segnali nel circuito equivalente:

- La prima porta NOR riceve come ingressi il segnale S e lo stato attuale $Q(t)$ proveniente dalla retroazione. Il suo risultato è l'uscita complementata al tempo t , ovvero $\bar{Q}(t)$:

$$\bar{Q}(t) = \overline{S + Q(t)}$$

- La seconda porta NOR riceve l'ingresso R e il segnale appena calcolato $\overline{Q}(t)$. Il suo risultato è il nuovo stato del latch, $Q(t + \Delta t)$:

$$Q(t + \Delta t) = \overline{R + \overline{Q}(t)}$$

Sostituendo la prima espressione nella seconda, si ottiene l'equazione di partenza completa:

$$Q(t + \Delta t) = \overline{R + (S + Q(t))}$$

2. Semplificazione con la variabile ausiliaria A . Per semplificare la derivazione, introduciamo una sostituzione di variabile. Chiamiamo A l'espressione all'interno della negazione più interna:

$$A = S + Q(t) \implies \overline{A} = \overline{S + Q(t)}$$

Riscrivendo l'equazione principale con questa sostituzione otteniamo:

$$Q(t + \Delta t) = \overline{R + \overline{A}}$$

Ora applichiamo il teorema di De Morgan ($\overline{X + Y} = \overline{X} \cdot \overline{Y}$), trasformando la negazione di una somma logica in un prodotto logico di negazioni:

$$Q(t + \Delta t) = \overline{R} \cdot \overline{\overline{A}} = \overline{R} \cdot A$$

3. Espansione e utilizzo dello stato inutilizzato. Tornando all'espressione estesa (sostituendo nuovamente $A = S + Q(t)$), ricaviamo:

$$Q(t + \Delta t) = \overline{R} \cdot (S + Q(t)) = \overline{R}S + \overline{R}Q(t)$$

Introduciamo un termine aggiuntivo sfruttando il fatto che la combinazione d'ingresso $R = 1$ e $S = 1$ rappresenta uno stato non utilizzato (stato proibito). Dalla tabella di verità sappiamo infatti che tale condizione non deve mai verificarsi durante il normale funzionamento, il che implica che il prodotto logico dei due ingressi sia nullo:

$$RS = 0$$

Per le leggi dell'algebra booleana, sommare 0 a un'espressione non ne altera il valore ($X + 0 = X$). Possiamo quindi aggiungere il termine RS all'equazione per facilitare il successivo raccoglimento:

$$Q(t + \Delta t) = \overline{R}S + \overline{R}Q(t) + RS$$

4. Raccoglimento e formula finale. Riordinando i termini e raccogliendo a fattor comune la variabile S tra il primo e il terzo addendo:

$$Q(t + \Delta t) = S(\overline{R} + R) + \overline{R}Q(t)$$

Poiché la somma logica di una variabile col suo complemento vale sempre 1 ($\overline{R} + R = 1$), l'espressione si riduce a:

$$Q(t + \Delta t) = S \cdot (1) + \overline{R}Q(t)$$

Si ricava in questo modo la **funzione caratteristica del latch RS**:

$$Q(t + \Delta t) = S + \overline{R}Q(t)$$


Lettura intuitiva della formula: il nuovo stato $Q(t + \Delta t)$ si porta a 1 se viene richiesto un Set ($S = 1$), oppure se non viene richiesto un Reset ($\overline{R} = 1$) e il circuito si trovava già nello stato 1 ($Q(t) = 1$, mantenimento in memoria).

Verifica della formula sulle quattro combinazioni:


R	S	Formula $S + \overline{R}Q(t)$	$Q(t + \Delta t)$	$\overline{Q}(t + \Delta t)$	Stato
0	0	$0 + 1 \cdot Q(t) = Q(t)$	$Q(t)$	$\overline{Q}(t)$	HOLD
0	1	$1 + 1 \cdot Q(t) = 1$	1	0	SET
1	0	$0 + 0 \cdot Q(t) = 0$	0	1	RESET
1	1	$1 + 0 \cdot Q(t) = 1^*$	0*	0*	PROIBITO

* Con $R = S = 1$ la formula darebbe $Q = 1$, ma fisicamente il circuito forza *entrambe* le uscite a 0 (la condizione $R = 1$ prevale sulla porta NOR superiore): è un'incoerenza che conferma il divieto d'uso di questa combinazione.

Schema circuitale e variante NAND. I due schemi seguenti mostrano il latch con porte NOR (a sinistra) e la sua variante con porte NAND (a destra).



Latch SR con porte NOR



Latch SR con porte NAND


Differenza tra versione NOR e versione NAND. Nel latch con porte **NAND** gli ingressi attivi sono *bassi* anziché alti: $\bar{S} = 0$ attiva il Set e $\bar{R} = 0$ attiva il Reset (logica *active-low*). La funzione caratteristica ha la stessa forma, ma riscritta con gli ingressi complementati:

$$Q(t + \Delta t) = \bar{S} + RQ(t) \iff (\text{in termini di } S \text{ e } R): Q(t + \Delta t) = S + \bar{R}Q(t)$$

Lo **stato proibito** per la versione NAND è $\bar{R} = \bar{S} = 0$ (cioè $R = S = 1$ in logica active-high), per gli stessi motivi visti sopra.

13.3.2 Latch RS con abilitazione (Enable)

I circuiti visti finora sono sempre attivi: ogni variazione degli ingressi si ripercuote immediatamente sulle uscite. Per poter controllare *quando* il circuito deve accettare nuovi dati, si introduce un segnale di abilitazione E (Enable) aggiungendo due porte NAND in ingresso:

Latch di tipo RS (con abilitazione E)

Il comportamento del circuito dipende dal livello del segnale di abilitazione:


- **Se $E = 0$ (HOLD):** Le due porte NAND di ingresso sono forzate a dare 1 in uscita, quindi $\bar{S}_1 = \bar{R}_1 = 1$. Per il Latch NAND a valle, ricevere un doppio 1 in ingresso significa "mantieni lo stato". Qualsiasi cambiamento sui pin R o S viene bloccato e ignorato: il circuito è **isolato** e conserva la memoria.
- **Se $E = 1$ (TRASPARENTE):** Le porte NAND di ingresso si comportano come semplici invertitori per i segnali S e R . Il circuito funziona esattamente come il normale Latch SR visto in precedenza. Purtroppo, essendo attivo, rimane il difetto dello **stato proibito** se $R = S = 1$.

Funzione caratteristica del latch RS con abilitazione:

$$Q(t + \Delta t) = ES + \bar{R}\bar{E}Q(t)$$

13.3.3 Latch di tipo D

Per evitare definitivamente il rischio di finire nello stato proibito ($R = 1, S = 1$), si vincolano i due ingressi in modo che siano sempre l'uno il complemento dell'altro. Inserendo un **invertitore** tra il ramo superiore e quello inferiore, si ottiene un unico ingresso chiamato D (Data). Così facendo, la combinazione proibita è fisicamente impossibile.



Il funzionamento è estremamente semplice ed efficace:

- Se $E = 1$: l'uscita Q **copia esattamente** l'ingresso D (il circuito è detto "trasparente").
- Se $E = 0$: il circuito si isola e **mantiene in memoria** l'ultimo valore che D possedeva un attimo prima che E andasse a zero.

Funzione di trasferimento del latch D:

$$Q(t + \Delta t) = DE + \bar{E}Q(t)$$

(Nota: avendo vincolato $R = \bar{D}$ e $S = D$, l'equazione si è semplificata. La lettura è letterale: se E è attivo prelievo il Dato D , altrimenti mantengo in memoria $Q(t)$).

13.3.4 Latch e Flip-Flop: differenza fondamentale

Per progettare sistemi digitali sequenziali in modo robusto, è cruciale non confondere mai questi due dispositivi:


- **LATCH (sensibile a livello)**: Si comporta come una **porta**. Finché il segnale di abilitazione è alto (es. $E = 1$), la porta è "aperta" e i cambiamenti dell'ingresso attraversano liberamente il circuito fino in uscita (comportamento trasparente). Quando l'Enable si abbassa ($E = 0$), la porta si chiude isolando l'uscita, che memorizza così l'ultimo dato transitato.
- **FLIP-FLOP (sensibile a fronte)**: Si comporta come una **macchina fotografica**. L'ingresso viene campionato e trasferito in uscita *esclusivamente* in quell'istante infinitesimo in cui il segnale di controllo (Clock) effettua la transizione, ad esempio da 0 a 1 (fronte di salita). Per tutto il resto del tempo, sia se il clock è stabilmente alto che basso, l'uscita rimane "congelata" sul fotogramma memorizzato e ignora l'ingresso.

Convenzione simbolica: Negli schemi circuitali, se l'ingresso di controllo non riporta segni particolari, si tratta di un Latch (sensibile al livello). Se invece l'ingresso riporta un triangolino ($\triangleright$), si tratta di un Flip-Flop (sensibile al fronte).

13.3.5 Tecnica master-slave

Per convertire un circuito sensibile al livello (Latch) in uno sensibile al fronte (Flip-Flop), un approccio classico è la struttura **Master-Slave**. Essa consiste nel mettere in cascata due Latch comandati da segnali di clock opposti tra loro.

Il primo Latch (il **master**) è pilotato dal segnale di clock originario E , mentre il secondo (lo **slave**) riceve la sua versione negata $E' = \bar{E}$ tramite un invertitore. Le variabili intermedie di collegamento prendono il nome di P e $\bar{P}$.




Dinamica di funzionamento del sistema master-slave: Il segreto di questo sistema risiede nel non far mai incontrare ingresso ed uscita in modo diretto. I due latch lavorano a fasi alternate:

- **Fase di Caricamento ($E=1$)**: Il master è trasparente e aggiorna continuamente il proprio stato P copiando l'ingresso D . Lo slave, invece, avendo $E' = 0$, è rigorosamente disabilitato e **congela l'uscita** globale Q allo stato precedente.

- **Transizione e Memorizzazione (E scende a 0):** Nell'istante esatto del fronte di discesa, il master si disabilita catturando definitivamente l'ultimo valore di D sul nodo P . Immediatamente dopo, lo slave si risveglia (E' sale a 1) copiando il valore appena congelato da P sull'uscita finale Q .
- **Fase di Isolamento ($E=0$):** Il master è ormai opaco alle variazioni di D . Lo slave, pur essendo trasparente rispetto a P , non fa altro che riconfermare il dato Q , dato che P non può più cambiare.

Come risultato macroscopico, il passaggio da D a Q si realizza **esclusivamente nel brevissimo istante in cui E si spegne**. Abbiamo ottenuto a tutti gli effetti un Flip-Flop sensibile al fronte di discesa (falling-edge). I due simboli equivalenti del flip-flop master-slave, differenziati per il fronte su cui lavorano attivamente:



Cosa succede se togliamo l'invertitore (NOT)?


Senza l'inverter, sia il master che lo slave riceverebbero lo stesso segnale E contemporaneamente, vanificando tutto:

- Quando $E = 1$, entrambi i Latch diventerebbero trasparenti nello stesso istante. Il segnale D fluirebbe senza ostacoli attraverso il master, passerebbe per P e attraverserebbe immediatamente lo slave arrivando a Q . L'intero circuito agirebbe come un banale Latch D trasparente, perdendo del tutto la preziosa sensibilità al fronte.
- Quando $E = 0$, entrambi i Latch si chiuderebbero e isolerebbero simultaneamente.

L'inverter è quindi il vero *segreto* del sistema: garantendo che i due Latch non siano **mai trasparenti contemporaneamente**, li forza a passarsi il dato come in una staffetta, permettendo al segnale di raggiungere l'uscita solo nell'esatto istante della commutazione.

13.4 Tecnica trigger-edge

La **tecnica trigger-edge** (sensibile al fronte) rappresenta l'architettura standard per i moderni Flip-Flop integrati. Al posto dell'approccio master-slave (che usa due stadi in cascata), questa tecnica impiega una singola rete fortemente interconnessa, tipicamente formata da cinque porte NAND (o NOR).



Flip-Flop D trigger-edge (5 porte NAND)

Il segreto di questo circuito sta nell'autobloccaggio delle porte:

- Solo durante la brevissima transizione del **fronte attivo** (in questo schema, il fronte di discesa $1 \rightarrow 0$ del CLK) il percorso dati si apre, permettendo a D di pilotare il latch di uscita (Q e $\bar{Q}$).
- Per tutto il resto del tempo, sia quando il CLK è stabilmente a 0 sia quando è stabilmente a 1, la complessa rete di feedback interni forza gli ingressi del latch finale (S_1, R_1) allo stato di riposo, mantenendo l'uscita in memoria e ignorando totalmente le variazioni di D .

Riferimento laboratorio: pag. 9–10–11–12 di [digitale/lab3-09-2026o410-latchFF.pdf](#).


13.5 Ingressi sincroni e asincroni

(13/04/2026)

In un sistema sequenziale pratico, è quasi sempre necessario poter forzare un dispositivo in uno stato noto (es. azzerarlo all'accensione del sistema) senza dover aspettare il battito del clock. Per questo motivo, molti Flip-Flop integrano due tipologie di ingressi contemporaneamente:

- **Ingressi SINCRONI (es. Data D , Clock C):** obbediscono rigidamente alla tempistica del circuito. Un ingresso sincrono (D) viene letto ed applicato alle uscite *esclusivamente* durante il fronte attivo del clock.
- **Ingressi ASINCRONI (es. Preset/Set, Clear/Reset):** agiscono come **comandi di emergenza** o priorità assoluta. Appena vengono attivati, scavalcano totalmente la logica sincrona forzando le uscite istantaneamente, a prescindere da cosa stiano facendo il clock e l'ingresso D .

Esempio di un Flip-Flop D commerciale con ingressi misti (tipico delle logiche TTL):



FF-D con ingressi misti

In questo simbolo, D viene campionato solo sul fronte di C , mentre l'attivazione di S (Set) o R (Reset) forzerà immediatamente l'uscita indipendentemente dal clock.

13.6 JK Flip-Flop


Il Flip-Flop (o Latch) RS originale ha un grave difetto: lo stato $R = 1, S = 1$ è proibito, poiché forza le uscite in uno stato incoerente. Il Flip-Flop di tipo D risolve il problema unendo gli ingressi tramite un invertitore, ma così facendo sacrifica la flessibilità di poter comandare il Set e il Reset in modo indipendente.

Il **Flip-Flop JK** risolve il problema alla radice, mantenendo due ingressi separati (J per il Set e K per il Reset) e introducendo un **incrocio (feedback) dalle uscite verso gli ingressi**. Questo si ottiene anteponendo due porte AND al nucleo RS centrale.

Il principio dell'auto-disabilitazione. Il trucco logico del Flip-Flop JK sta nell'usare le uscite stesse per "spegnere" i comandi ridondanti:

- Se il circuito si trova nello stato $Q = 1$ (e quindi $\bar{Q} = 0$), il segnale $\bar{Q}$ viene retroazionato sulla porta AND dell'ingresso J (Set). Essendo a 0, disabilita completamente l'ingresso J . Il circuito sa di essere già a 1, quindi ignora ulteriori richieste di Set. Allo stesso tempo, l'uscita $Q = 1$ abilita la porta AND dell'ingresso K (Reset).
- Se il circuito è nello stato $Q = 0$ (e $\bar{Q} = 1$), accade l'opposto: viene abilitato l'ingresso J (Set) e viene disabilitato l'ingresso K (Reset).

Grazie a questa intelligenza intrinseca, se applichiamo la combinazione massima $J = 1, K = 1$, il sistema lascerà passare *solo* il comando opposto allo stato in cui si trova, trasformando la vecchia condizione "proibita" in una utilissima funzione di commutazione (Toggle).



JK Flip-Flop

Ricavo della Funzione Caratteristica. Dal circuito logico osserviamo che gli ingressi interni del nucleo RS diventano:

$$S = J \cdot \overline{Q}_n \quad \text{e} \quad R = K \cdot Q_n$$

Partendo dall'equazione caratteristica del Flip-Flop RS, ovvero $Q_{n+1} = S + \overline{R}Q_n$, possiamo sostituire queste due espressioni:

$$\begin{aligned} Q_{n+1} &= (J\overline{Q}_n) + \overline{(KQ_n)}Q_n \\ &= J\overline{Q}_n + (\overline{K} + \overline{Q}_n)Q_n \quad [\text{applicando il Teorema di De Morgan}] \\ &= J\overline{Q}_n + \overline{K}Q_n + \underbrace{\overline{Q}_nQ_n}_{=0} \quad [\text{espandendo e applicando l'annullamento}] \end{aligned}$$

Otteniamo così la **Funzione caratteristica del Flip-Flop JK**:

$$Q_{n+1} = J\overline{Q}_n + \overline{K}Q_n$$

Tabella di verità e sintesi del comportamento:

- $J = 0, K = 0$ (**HOLD / MEMORIA**): Entrambe le porte AND d'ingresso sono bloccate (zero in uscita). Il nucleo centrale riceve la combinazione $S = 0, R = 0$ e quindi **mantiene in memoria** lo stato precedente ($Q_{n+1} = Q_n$).
- $J = 1, K = 0$ (**SET**): L'ingresso J è attivo. Se il flip-flop era a 0, viene portato a 1. Se era già a 1, vi rimane ($Q_{n+1} = 1$).
- $J = 0, K = 1$ (**RESET**): L'ingresso K è attivo. L'uscita viene forzatamente portata a 0, o vi rimane se lo era già ($Q_{n+1} = 0$).
- $J = 1, K = 1$ (**TOGGLE / COMMUTAZIONE**): Il vero punto di forza del JK. Essendo la combinazione proibita ormai innocua, l'applicazione simultanea di due '1' logici forza il sistema a **invertire il proprio stato** ad ogni fronte di clock ($Q_{n+1} = \overline{Q}_n$).

13.6.1 Esempio pratico: il Registro come "filtro anti-glitch"

Per comprendere l'utilità pratica dei circuiti sequenziali, analizziamo un classico problema dei **circuiti combinatori**: la generazione di *glitch* (stati transitori spuri). Immaginiamo di voler pilotare un **display a 7 segmenti** partendo da un dato in codice Gray, utilizzando un **convertitore Gray-Binario**.


Consideriamo una transizione critica, come il passaggio dal valore 15 al valore 0:

- L'ingresso in codice Gray passa da 1000 (15) a 0000 (0). Come previsto dalla codifica Gray, commuta **un solo bit**.
- L'uscita in codice Binario, invece, deve passare da 1111 a 0000: ben **4 bit devono commutare simultaneamente**.

Il problema: i ritardi di propagazione (Glitch)

Il convertitore è realizzato tramite porte logiche in cascata (tipicamente porte XOR). Poiché ogni porta possiede un proprio **ritardo fisico di propagazione**, i 4 bit in uscita non commuteranno mai nell'esatto medesimo istante. I segnali attraversano percorsi logici di lunghezza diversa, accumulando ritardi differenti.

Di conseguenza, anziché avere un salto netto 1111 $\rightarrow$ 0000, le uscite attraversano una serie caotica di stati intermedi (ad esempio, 1111 $\rightarrow$ 0111 $\rightarrow$ 0011 $\rightarrow$ 0000). Se il display fosse collegato direttamente all'uscita del convertitore, l'osservatore vedrebbe una rapida e fastidiosa sequenza di numeri errati (sfarfallio) prima della stabilizzazione sul valore corretto. Questi stati transitori indesiderati prendono il nome di *glitch*.




La soluzione: il Registro come barriera di temporizzazione

Per risolvere il problema alla radice, si interpone un **Registro** (un banco di Flip-Flop di tipo D in parallelo, comandati da un unico clock) tra il circuito combinatorio e il display. Il registro agisce come una "fotocamera" sincronizzata, mascherando i transienti:

1. **Fase di assestamento (Glitch):** Mentre il convertitore ricalcola il dato, generando gli stati spuri, il segnale di Clock è mantenuto a riposo. I Flip-Flop ignorano i cambiamenti in ingresso, e il display continua a mostrare stabilmente il numero precedente (15).
2. **Stato stazionario:** Si attende un tempo sufficiente affinché tutte le porte del convertitore abbiano finito di commutare. Ora l'uscita è un 0000 stabile e definitivo.
3. **Campionamento (Fronte attivo):** Proprio in questo istante di stabilità ("acque calme"), si invia un fronte di salita al Clock del registro. I Flip-Flop catturano simultaneamente il nuovo dato pulito e lo trasferiscono al display in blocco.

La traccia seguente, acquisita con un analizzatore logico (Digilent Analog Discovery 2), mostra l'efficacia di questa tecnica:



Osservando il transitorio (a cavallo di $t = 14,000015\text{ ms}$), è evidente come le singole linee in uscita dal blocco combinatorio scendano a zero in istanti sfalsati, generando temporaneamente un dato spuro (es. b0011). Grazie all'azione di campionamento del registro, tali irregolarità vengono confinate a monte: il circuito a valle viene aggiornato con precisione chirurgica e perfetta sincronia solo in corrispondenza del fronte di clock, garantendo un'uscita netta e priva di sfarfallii.

Capitolo 14. Registri a scorrimento e contatori

(17 aprile 2026)

14.1 Registri a scorrimento

Un **registro a scorrimento** (shift register) è una catena di Flip-Flop di tipo D collegati in serie: l'uscita Q di ciascuno è collegata all'ingresso D del successivo. Ad ogni fronte di clock, ogni Flip-Flop «passa» il proprio valore al vicino di destra, come in un nastro trasportatore. In questo modo il dato si *sposta* di una posizione ad ogni colpo di clock.

Per chiarire con un esempio: se il registro contiene i bit $[X, Y, Z]$ e arriva un nuovo dato W dall'ingresso, dopo un tick di clock il contenuto diventa $[W, X, Y]$: il vecchio Z è uscito, X e Y sono slittati di una posizione, e il nuovo W è entrato in testa.

14.1.1 Modalità di trasmissione dati

A seconda di come si alimentano i dati in ingresso e di come si leggono in uscita, lo stesso registro fisico può funzionare in quattro modalità distinte:

- **SISO** (Serial In – Serial Out): il dato entra un bit alla volta dall'ingresso seriale ed esce un bit alla volta dall'ultimo FF. Utilizzo principale: **ritardare** un segnale digitale di esattamente n cicli di clock.
- **SIPO** (Serial In – Parallel Out): il dato entra un bit alla volta, ma si leggono in uscita *contemporaneamente* tutti i bit memorizzati. Utilizzo tipico: convertire una trasmissione seriale (es. linea RS-232) in un dato parallelo leggibile dalla CPU.
- **PISO** (Parallel In – Serial Out): si caricano tutti i bit in un solo colpo (caricamento parallelo), poi li si trasmette uno alla volta. Utilizzo: serializzare un dato parallelo per inviarlo su un bus seriale.
- **PIPO** (Parallel In – Parallel Out): caricamento parallelo e lettura parallela. Funziona come un **registro di memoria**: cattura uno snapshot di un dato a n bit e lo mantiene in uscita fino al prossimo aggiornamento.

14.1.2 Temporizzazione e vincoli

Affinché il registro funzioni correttamente, il clock deve rispettare due vincoli temporali critici propri di ogni Flip-Flop:

$T_P > T_H, \quad T_S + T_P < T_{CLK}$
• T_{setup} (T_S): il dato deve essere stabile sull'ingresso D per almeno questo tempo <i>prima</i> del fronte di clock, altrimenti non viene catturato correttamente. • T_{hold} (T_H): il dato deve rimanere stabile per almeno questo tempo <i>dopo</i> il fronte di clock. • T_P: tempo di propagazione attraverso il FF (quanto ci vuole affinché, dopo il fronte, l'uscita Q si aggiorni e il nuovo valore sia pronto per il FF successivo). • $I_N = D_{SR}$: dato seriale in ingresso al registro.

In parole semplici: il periodo del clock deve essere abbastanza lungo da permettere al segnale di attraversare il FF e di stabilizzarsi sul D del successivo *prima* che arrivi il fronte successivo. Se il clock è troppo veloce si leggono valori errati.

Nei registri a scorrimento sono presenti i seguenti segnali di controllo:

- **CLK**: sincronizza ogni scorrimento.
- **RESET/CLEAR**: azzerava immediatamente l'intero registro.
- **SET**: forza l'uscita a 1 (preset).


- **ENABLE**: quando basso, congela il registro bloccando gli scorrimenti.

Riassunto – Differenza tra registro normale e registro a scorrimento:

- **Registro normale (PIPO)**: cattura e conserva un dato multi-bit aggiornandolo in blocco. Non c'è scorrimento interno.
- **Registro a scorrimento**: conserva il dato e lo fa scorrere di una posizione ad ogni clock, abilitando la conversione seriale↔parallelo e il ritardo digitale.

14.1.3 Schemi dei registri a scorrimento (SISO, SIPO, PISO)

Di seguito sono riportati gli schemi a blocchi semplificati per le tre configurazioni più comuni (ogni blocco è un FF-D con uscite Q_0 , $\overline{Q_0}$, ingresso D e clock R/CLK).



14.2 Contatori


(17 aprile 2026)

Contatore = circuito sequenziale che avanza automaticamente di stato ad ogni fronte di clock, rappresentando in uscita la sequenza binaria 0, 1, 2, 3, ... (o la sua inversa, nei contatori *down*).

L'idea alla base è semplice: ogni bit dell'uscita binaria cambia a frequenza dimezzata rispetto al bit precedente.

- Q_0 (bit meno significativo) commuta ad **ogni** periodo di clock: è il più veloce.
- Q_1 commuta ogni **2** periodi: lo fa quando Q_0 scende da 1 a 0 (fronte di discesa).
- Q_{i+1} commuta ogni 2^{i+1} periodi: in generale ogni bit commuta quando il bit precedente ha un fronte di discesa.

Questo comportamento rende i contatori anche utili come **divisori di frequenza**: il clock ha frequenza f ; Q_0 oscilla a $f/2$; Q_1 a $f/4$; e così via.



14.2.1 Contatore asincrono (ripple counter)

Nel contatore asincrono, il clock **non arriva a tutti i Flip-Flop contemporaneamente**. Solo il primo FF riceve il clock esterno; ogni FF successivo usa come proprio clock l'uscita $\overline{Q}$ del FF precedente. In questo modo, ogni FF scatta automaticamente quando il precedente ha un fronte di discesa.


Il problema: la propagazione a catena (ripple). Poiché ogni FF deve aspettare che quello precedente abbia commutato, il segnale si propaga a cascata (da qui il nome *ripple*). Il bit più significativo Q_{n-1} non è aggiornato finché il segnale non ha attraversato tutti gli n FF. Il ritardo totale vale:

$$T_n = n \cdot T_P$$

Questo impone che il periodo del clock sia sufficientemente lungo da permettere a tutta la catena di assestarsi prima del fronte successivo:

$$T_{CLK} > n \cdot T_P$$

Nei circuiti ad alta velocità questo è un limite importante: aggiungere Flip-Flop obbliga a rallentare il clock.




CONTATORE ASINCRONO

14.2.2 Contatore sincrono

Nel contatore sincrono, il clock **arriva contemporaneamente a tutti i Flip-Flop**, eliminando il ritardo a cascata e rendendo il contatore molto più veloce.

Come si implementa la logica di conteggio? Non tutti i FF devono commutare ad ogni tick: Q_1 deve commutare solo quando $Q_0 = 1$; Q_2 solo quando $Q_0 = Q_1 = 1$; e così via. Questa condizione viene realizzata con **porte AND in cascata**: l'ingresso J, K del FF i -esimo è connesso all'uscita di una porta AND che combina tutti i bit $Q_0, \dots, Q_{i-1}$. Il FF i riceve il permesso di commutare solo quando tutti i bit meno significativi valgono 1.



CONTATORE SINCRONO

14.2.3 Azzeramento dopo un certo conteggio (contatore modulo-M)

Spesso non si vuole un contatore che vada da 0 a $2^n - 1$, ma che si fermi ad un numero specifico M e poi riparta da zero.


Implementazione: si aggiunge una porta AND ai cui ingressi arrivano le uscite Q_i che sono a 1 nella rappresentazione binaria di M . Non appena il contatore raggiunge M , l'uscita della porta AND va a 1 e genera un segnale di **RESET asincrono** che azzer immediatamente tutti i FF riportandoli a $Q = 0000$.

Attenzione al glitch sull'ultimo conteggio: il valore M compare realmente in uscita per un brevissimo istante (il tempo necessario affinché la porta AND lo riconosca e il reset arrivi) prima che tutto sia azzerato. L'ultimo stato ha quindi una durata anomala:

$$T_{\text{stato } M} = T_f(\text{JK-FF}) + T_P(\text{AND})$$

Esempio: contatore modulo-6 (conta 0, 1, 2, 3, 4, 5 e poi riparte da 0).

Quando $Q_3Q_2Q_1Q_0 = 0101$ (decimale 5), la porta AND rileva questo stato e genera il RESET, riportando tutto a 0000.



14.2.4 Ripple Carry Output (RCO)


I contatori binari integrati (come il classico **SN74LS163A**) includono un'uscita speciale chiamata **RCO** (Ripple Carry Output).

A cosa serve? Quando si collegano più chip in cascata per formare un contatore a più bit (es. 8, 12, 16 bit), ogni chip deve segnalare al successivo quando ha terminato il proprio ciclo di conteggio. Il chip delle unità segnala al chip delle decine; il chip delle decine segnala a quello delle centinaia; e così via.

L'RCO è l'uscita di una porta NOR con 5 ingressi (i 4 $\overline{Q_i}$ e il segnale di *enable*): va a 1 per esattamente **un periodo di clock** quando il contatore ha raggiunto il valore massimo (tipicamente $Q = 1111 = 15$). Solo in quel preciso istante tutti i $\overline{Q_i}$ sono a 0, e la NOR dà 1:

$RCO = 1$ per un periodo T_{CLK} quando il conteggio è al massimo.

Il chip successivo nella catena usa questo impulso RCO come *enable* (o come clock) per incrementare il proprio conteggio: in questo modo si realizzano contatori a 8, 12, 16 bit collegando semplicemente chip da 4 bit in cascata tramite RCO.




Capitolo 15. Conteggio, divisori di frequenza e PRFG

(20 aprile 2026)

15.1 Contatori a 8 bit: cascata di due SN74LS163

Due contatori sincroni a 4 bit si collegano in **cascata** tramite il segnale RCO: il bit più significativo (*MSB*, gestito dal secondo 163) viene incrementato quando il contatore meno significativo (*LSB*) raggiunge il valore 15 e porta RCO = 1. Il segnale RCO del primo modulo funge da *enable di conteggio* per il secondo.



Due contatori sincroni a 4 bit si collegano a cascata con il RCO che funge da *enable di conteggio*: il contatore MSB avanza di un'unità ogni volta che il LSB arriva a 15 (RCO = 1). In questo modo si ottiene un contatore a 8 bit capace di rappresentare i valori da 0 a 255 ($2^8 - 1$). Le uscite del secondo modulo (H, G, F, E) sono i bit più significativi dell'intero conteggio; il segnale Reset asincrono è comune ad entrambi i moduli.

15.2 Divisori di frequenza per un numero n

(20 aprile 2026)


Divisore di frequenza = circuito sequenziale che prende in ingresso il segnale di clock e ne riduce la frequenza di un fattore n :

$$f_{\text{out}} = \frac{f_{\text{CLK}}}{n} \quad T_{\text{out}} = n T_{\text{CLK}}$$

Si realizzano con il contatore SN74LS163 sfruttando il segnale RCO o il LOAD. Esistono due varianti principali.

15.2.1 Divisore con CLEAR sincrono

Il circuito conta fino a DCBA = 1101 (13); dopodiché il CLEAR è 1 e ricomincia da capo.




- A (LSB) ha $T_A = 2T_{CLK}$.
- D (MSB) ha $T_D = 16T_{CLK}$.
- Il numero 13 è l'ultimo contato, con $f = f_{CLK}/14$.
- Senza il clear sincrono l'ultimo stato (13) dura poco, non è esattamente un fronte.

Funzionamento: le uscite $Q_D Q_C Q_B Q_A$ vengono decodificate da una porta AND (con buffer invertente sul segnale C per selezionare il pattern 1101); quando l'AND vale 1, il segnale CLR si attiva e azzerà il contatore al colpo di clock successivo. L'uscita CLR torna quindi a 0 e il ciclo ricomincia.

15.2.2 Divisore con SET sincrono (LOAD)

Il circuito ha il RCO collegato al LOAD (set) in modo che, dopo aver finito di contare, venga caricato il valore impostato su DCBA = 0110 (6).



- RCO ha una frequenza di 4/ciclo T_{CLK} (1/10).
- In generale: $T_s = (2^n - n_{load}) T_{CLK}$.


Funzionamento: quando il contatore raggiunge 15 e RCO = 1, al colpo di clock successivo il LOAD forza il caricamento del valore preset (DCBA = 0110 in questo esempio); il contatore riparte da 6 anziché da 0, ottenendo un ciclo di lunghezza $16 - 6 = 10$, cioè $f_{out} = f_{CLK}/10$. Il LED collegato all'RCO si accende una volta per ciclo.

15.3 Contatore ad anello

Si pone in ingresso $Q = 0001$ e si applica il clock per vedere come evolve:

$$0001 \rightarrow 0010 \rightarrow 0100 \rightarrow 1000$$

I FF copiano il valore in entrata: contatore con solo **4 valori**.




15.4 Contatore ad anello *twisted* (Johnson counter)

Si pone in ingresso $Q = 0000$ e si applica il clock; si nota che $\overline{Q_3}$ è collegato a D_0 (feedback invertito):

$0000 \rightarrow 0001 \rightarrow 0011 \rightarrow 0111 \rightarrow 1111 \rightarrow 1110 \rightarrow 1100 \rightarrow 1000 \rightarrow 0000$

I FF copiano il valore in entrata: contatore con **8 valori** (con 4 FF).



Rispetto al contatore ad anello normale, il Johnson counter ha **$2N$ stati** per N flip-flop utilizzati per realizzarlo.


15.5 Generatori di frequenza pseudo casuali (PRFG)

PRFG (*Pseudo-Random Frequency Generator*) = applicazione dei registri a scorrimento che ha trovato grande applicazione nella generazione di sequenze di bit pseudo casuali. Il registro ha grandezza fissa; questo comporta lo "pseudo".

Un registro largo K FF genera una sequenza ripetuta al massimo dopo $2^K - 1$ eventi.

Nei generatori pseudo casuali **lineari** si usa lo XOR (o XNOR) per costruire il circuito: le porte equivalenti alla somma binaria.

LPRG = *Linear Pseudo Random Generator*



La tabella degli stati del LPRG a 3 FF (FF0, FF1, FF2), con feedback XOR tra FF2 e FF1, mostra la sequenza pseudo casuale di lunghezza $2^3 - 1 = 7$:

Clock	FF0	FF1	FF2
0	1	1	1
1	0	1	1
2	1	0	1
3	1	1	0
4	0	1	1
5	1	0	1
6	0	0	1
7	1	0	0
8	1	1	0
9	0	1	1
10	0	0	1
11	1	0	0
12	1	1	0
13	1	1	1

Capitolo 16. Macchine a stati finiti (FSM)

(24 aprile 2026)

FSM (*Finite State Machine*) = architettura in cui gli stati presenti determinano quelli futuri.

Diagramma di stato = mappa per rappresentare il comportamento di un sistema sequenziale (possibili stati e legami).

Gli stati sono legati fra loro da precise transizioni. Gli stati sono definiti da condizioni **INTERNE** (presenti nel sistema) e/o da condizioni **ESTERNE** (segnali in ingresso dall'esterno).


Ogni circuito digitale è una FSM.

16.1 Tipi di architettura FSM: Moore e Mealy

Esistono due tipi principali di architettura per le FSM:

- Architettura di Moore
- Architettura di Mealy

16.1.1 Architettura di Moore




- Uno stato è univocamente conseguenza dello stato precedente.
- Gli ingressi esterni non sempre sono presenti.

16.2 Dal diagramma di stato al circuito

(24 aprile 2026)

Il diagramma di stato è composto da **stati** (cerchi etichettati con il valore di uscita) collegati da **transizioni** (freccie etichettate con il valore dell'ingresso/condizione):



La procedura per passare dal diagramma di stato al circuito è la seguente:

1. **Dato il numero di stati** (3) definisco il numero di bit che mi serve a rappresentarli: $\lceil \log_2 3 \rceil = 2 \Rightarrow 2$ bit.
2. **Associo a ogni stato una rappresentazione in bit**: $S_0 = [00]$, $S_1 = [01]$, $S_2 = [10]$, $S_3 = [X]$ (*don't care*).

3. Per ogni bit uso un FF: $S_i = Q_i Q_0^i$.

4. Scrivo la tabella di verità: associo a ogni stato presente uno stato futuro.


Q_1	Q_0	Q_1^+	Q_0^+
0	0	0	1
0	1	1	0
1	0	0	0
1	1	×	×

5. Scelgo il tipo di FF (D, JK, T): in questo caso uso DFF, poiché $Q^+ = D$.

6. Ricavo le funzioni di $D_i = f(Q_i)$:

$$D_1 = Q_0 \quad D_0 = \overline{Q_1} \cdot \overline{Q_0}$$

7. Disegno il circuito:



- **DFF**: $Q^+ = D$ più usato, semplice.
- **TFF**: $Q^+ = T \oplus Q$ per contatori e sequenze regolari.
- **JKFF**: flessibile, può fare tutto (set, reset, toggle).

16.2.1 Ricavare le funzioni dei segnali di uscita: $O_i = f(Q_i)$

Q_1	Q_0	D_0	D_1	O_2	O_1	O_0
0	0	1	0	0	1	0
0	1	0	1	0	1	1
1	0	0	0	1	0	1
1	1	×	×	×	×	×

$$O_0 = Q_0 + Q_1 \quad O_1 = \overline{Q_1} \quad O_2 = Q_1$$

16.2.2 Stato bloccante e segnale di Enable

Al punto 9 si verifica quale sia lo stato futuro del caso $Q_1 = Q_0 = 1$: se è uno **stato bloccante**, è un problema che dobbiamo risolvere.

Nel nostro caso, da $Q = 11$ si andrà a finire in $D = 10$, quindi ricomincerà la sequenza (non blocca il circuito).

Se volessimo scorrere il ciclo al contrario, possiamo inserire un segnale di **Enable**:


- $E = 1$: si ha $010 \rightarrow 011 \rightarrow 101$ (dritto).
- $E = 0$: si ha $101 \rightarrow 011 \rightarrow 010$ (rovescio).

Cambiamo le entrate D_i ma le uscite restano le stesse:

$$D_i = f(Q_i, E) \quad O_i = f(Q_i)$$

Possiamo scrivere le funzioni:

$$D_1 = \overline{E} \cdot \overline{Q_1} \cdot \overline{Q_0} + E \cdot Q_0 \quad D_0 = E \cdot \overline{Q_1} \cdot \overline{Q_0} + \overline{E} \cdot Q_1$$




16.2.3 Esempio: insegna luminosa (continuazione)

La sequenza dell'insegna luminosa, con $E = 1$, è:

$$RABA \rightarrow RABS \rightarrow RSBA \rightarrow RABA \rightarrow \dots \quad (E = 1)$$

$$BA \rightarrow BS \rightarrow BA \rightarrow \dots \quad (E = 0, \text{RS costante})$$


Per aggiungere lo stato “RS costante” disabilitato, dobbiamo aggiungere un 4° stato, perché $O_i \leftrightarrow f(Q_i) \neq E$.



Possiamo quindi implementare l'architettura di Moore.

16.3 Architettura di Mealy


(27 aprile 2026)



La differenza principale fra Moore e Mealy è la dipendenza delle uscite dai parametri del circuito:

- in **Moore**: $O_i = f(Q_i)$, sincrona al clock.
- in **Mealy**: $O_i = f(Q_i, I_i)$, asincrona.

Il valore delle uscite si associa alle **transizioni**. Riprendendo l'esempio dell'insegna luminosa, il diagramma di Mealy è:



- $E = 1$: l'uscita è legata al passaggio fra 2 stati, non allo stato di per sé.
- $E = 0$: il fronte di clock è asincrono, perché dipende anche da E , che è asincrono: se il clock si ferma ma E cambia, allora le uscite cambiano.

Per implementare il circuito dei registri si usano JKFF in modalità “toggle” (1) oppure “hold” (0): $J = K$ in una sola modalità.

16.3.1 Tabella di verità dell'insegna luminosa (Mealy)

Q_1	Q_0	stato futuro		uscite	
		Q_1^+	Q_0^+	R	B
$E = 1$					
0	0	0	1	1	1
0	1	1	0	1	0
1	0	0	0	0	1
1	1	×	×	×	×
$E = 0$					
0	0	0	0	1	0
0	1	0	1	0	1
1	0	0	1	0	1
1	1	×	×	×	×

16.3.2 Tabella JK per l'implementazione

Usando JKFF con $J = K$ (modalità toggle quando $Q_i \neq Q_i^+$, hold quando $Q_i = Q_i^+$):

Q_1	Q_0	Q_1^+	Q_0^+	JK_1	JK_0
$E = 1$					
0	0	0	1	0	1
0	1	1	0	1	1
1	0	0	0	1	0
1	1	×	×	×	×
$E = 0$					
0	0	0	0	0	0
0	1	0	1	0	0
1	0	0	1	1	1
1	1	×	×	×	×

- Quando $Q_i = Q_i^+$: fa **hold** ($JK = 0$).
- Quando $\overline{Q_i} = Q_i^+$: fa **toggle** ($JK = 1$).

$$Q_1^+ = E Q_0 \quad Q_0^+ = \overline{Q_0} (\overline{E} + \overline{Q_1})$$

16.3.3 Mappe di Karnaugh per JK_0 e JK_1

Mappa JK_0					Mappa JK_1				
$E \backslash Q_1 Q_0$	00	01	11	10	$E \backslash Q_1 Q_0$	00	01	11	10
0	0	0	×	0	0	0	0	×	1
1	1	1	×	0	1	0	1	×	1

$JK_0 = \overline{Q_1} + \overline{E}$
 $JK_1 = Q_1 + E Q_0$


16.4 Esempio: riconoscitore di sequenze

In ingresso c'è una serie di bit: vogliamo accendere un LED quando trovo $Q_{i+1}Q_i = 11$:

Serie di bit: $I = 10110101110001 \dots$ **LED acceso**

- S_0 = non ho ancora trovato il 1° 1: LED spento (S).
- S_1 = ho trovato il 1° 1: LED spento (S).
- S_2 = ho trovato il 2° 1: LED acceso (A).

- $I = 1, I = 0$.



16.5 Esempio: macchina distributrice del caffè


- Costo caffè: 0,30 €.
- L'erogazione del caffè avviene se metto $\geq 0,30$ €.
- La macchina **non dà resto**.
- La macchina riconosce il peso e accetta solo monete da 0,10 € e 0,20 €.

Stati della macchina (2 FF, 4 stati):

Stato	Credito
S_0	0 cent
S_1	10 cent
S_2	20 cent
S_3	≥ 30 cent

16.5.1 Diagramma di stato della macchina del caffè (Moore)

Per Mealy ogni stato non deve avere uscite mai definite, altrimenti ci sono dei problemi di confusione.



Capitolo 17. Elettronica combinatoria complessa

(11 maggio 2026)

Circuiti che permettono di implementare funzioni in modo compatto.

17.1 ROM – Read Only Memory

ROM (*Read Only Memory*): può essere interpretata in 2 modi:


1. **Memoria** da 2^n parole da p bit.
2. **Implementazione** di p funzioni delle n variabili in ingresso.

Per n linee di ingresso ho 2^n possibili combinazioni; p sono le linee di uscita.




17.1.1 Come è fatta?

La ROM è costituita da un **piano di AND** e un **piano di OR**:



Per realizzare il circuito si usa la **matrice di diodi**.



La matrice di diodi usa **diodi** (non resistenze, così non c'è influenza fra linee diverse). Possiamo vedere $B_i = f(T_j)$; ad esempio:

$$B_0 = T_1 + T_3 + T_5 + T_7 + T_9 \quad (\text{righe collegate alla colonna } B_0)$$

Il circuito che implementa la ROM è: **decoder + encoder**.

17.1.2 Esempio: la tastiera


Ad ogni tasto si associa un codice BCD. La tastiera ha tasti $T_0 \dots T_9$ e uscite $B_3 B_2 B_1 B_0$ (codice BCD a 4 bit):

	T_9	T_8	T_7	T_6	T_5	T_4	T_3	T_2	T_1	T_0	B_3	B_2	B_1	B_0
0	...	—	—						0	1	0	0	0	0
...									...	...	...	...	...	...
1	0	—							0	1	0	1	0	0

Gli incroci non sono collegati: i rami vengono uniti tramite la **matrice di diodi**.




17.1.3 Esempio: la ROM del semaforo



17.1.4 Struttura della PLA: prima e dopo la programmazione

La PLA è composta da due matrici programmabili: un **piano AND** (che genera gli implicanti selezionati) e un **piano OR** (che combina gli implicanti per ciascuna uscita). Prima della programmazione *tutti* gli incroci sono connessi; la programmazione **brucia i diodi inutili**, lasciando solo le connessioni che implementano le funzioni desiderate.




Esempio: con 4 ingressi A, B, C, D e 4 implicanti programmati ($AB, A'B', CD', C'D$) si implementano le due funzioni:

$$F_0 = AB + A'B' \quad F_1 = CD' + C'D = C \oplus D$$

La **PLA** risparmia area rispetto alla ROM perché genera *solo* gli implicanti necessari e non tutti i 2^n mintermini. Il numero di righe del piano AND è uguale al numero di implicanti distinti scelti (non a 2^n).

17.2 Multiplexer e demultiplexer


MUX (multiplexer) = circuito digitale che funziona similmente a un selettore, ma con 2^n ingressi, n linee di controllo e 1 uscita.




Ogni funzione a n variabili può essere implementata con un multiplexer $2^{n-1} : 1$.

Consideriamo $F(a, b, c) = \overline{a}b + abc$ e costruiamo la **tabella di verità funzionale** usando a e b come indirizzi del MUX 4:1 ($2^2 = 4$ ingressi) e c come eventuale ingresso dati:

a	b	D_i (MUX input)
0	0	0
0	1	0
1	0	1
1	1	c




DEMUX (demultiplexer) = circuito digitale opposto al MUX, con 1 ingresso, n linee di controllo e 2^n uscite.




17.3 Universal Shift Register (USR)

USR (Universal Shift Register) = dispositivo che permette di mettere dati in parallelo o in serie e di spostarli a destra e sinistra.




Vediamo come implementare ogni singola unità dell'USR.

Possiamo guidare le quattro funzioni con un **MUX 4:1** (2 indirizzi): HOLD, SHIFT LEFT, SHIFT RIGHT, DATA IN.




Se $CLR = 1$ si effettua un *RESET* a 0 sincrono.

17.3.1 Implementazione a 4 bit per trasmissione PISO



Il circuito permette 4 modalità operative selezionate da S_1S_0 : caricamento parallelo, shift left (seriale verso sinistra), shift right (seriale verso destra) e hold.

17.3.2 Applicazione: trasmissione seriale Sender-Receiver




Il flusso dell'operazione è:

Caricamento nel Sender di $D_i \xrightarrow{\text{shift}}$ Trasmissione sulla linea seriale $\xrightarrow{\text{shift}}$ Lettura sulle uscite del Receiver

17.4 Vincoli temporali dell'USR e Jitter

La **massima frequenza del clock** per un USR corrisponde al **minimo periodo del clock**:

$$T_{\text{CLK,min}} = T_{\text{setup}} + T_{\text{propag}} + T_{\text{lc}} + T_{\text{jitter}}$$




Jitter del CLK = Δ_{max} fra gli istanti di arrivo dei fronti di clock che dovrebbero giungere *contemporaneamente* a tutti i componenti del circuito, ma che in pratica non lo fanno a causa di variazioni fisiche (disadattamenti di linea, rumore, disomogeneità dei percorsi).

Capitolo 18. Conversione Digitale–Analogica e Analogica–Digitale

(15 maggio 2026)

18.1 Conversione digitale ↔ analogica

Il processo di acquisizione e ricostruzione del segnale si articola in due fasi:



Il quesito è: cosa succede fra il campionamento e la ricostruzione? La risposta è **sample and hold** → **convertitore analogico→digitale** → **convertitore digitale→analogico**, in sintesi:

$$\text{Sensore} \xrightarrow{\text{ADC}} \text{elaborazione digitale} \xrightarrow{\text{DAC}} \text{uscita analogica}$$

Definizioni di base:

- $n_{(.)}$ = numero che dipende dai bit disponibili;
- ΔV = **granularità**, ovvero il passo minimo distinguibile;
- V_{ref} = valore massimo attingibile.

Funzione di trasferimento di un ADC: $n_{\text{out}} = V_{\text{in}} / \Delta V$

Funzione di trasferimento di un DAC: $V_{\text{out}} = n_{\text{in}} \cdot \Delta V$


18.2 Caratteristiche del DAC

Precisione = determinata dal numero di bit e dall'intervallo di tensioni:

$$V_{\text{out}} = n_{\text{in}} \cdot \Delta V$$


Ad esempio, con $n\text{-bit} = 3$ e $\Delta V = 1\text{ V}$: $n_{\text{in}} \in [0, 2^3 - 1] \Rightarrow V_{\text{out}} \in [0, 2^3 - 1]\text{ V}$.

La velocità di conversione è molto importante e dipende da diversi fattori: tipo di assestamento, architettura e numero di bit. Le tre principali sorgenti di errore nel DAC sono:



18.3 DAC a sommatore

L'architettura più semplice di DAC è il **DAC a sommatore pesato**: si usa un amplificatore operazionale invertente con resistenze pesate $R_i = R/2^i$ per ciascun bit. Le resistenze di ingresso sono collegate a V_{ref} (bit $a_i = 1$) o a massa (bit $a_i = 0$) tramite uno switch digitale per ciascun bit.



Nota: ogni ramo a_i è collegato a V_{ref} tramite uno switch digitale, che si chiude o si apre (collegando in alternativa a massa) a seconda del valore del bit; il simbolo del cursore $\updownarrow$ negli appunti originali indica proprio questo switch a monte dell'ingresso invertente.

La formula di uscita si ricava dalla sovrapposizione degli effetti:

$$V_{out} = -V_{ref} \left(\frac{R}{R_0} + \frac{R}{R_1} + \frac{R}{R_2} \right)$$

Se si pone $R_i = R/2^i$, allora $R/R_i = 2^i$ e quindi:

$$V_{out} = -V_{ref} \sum_i 2^i$$


Considerando gli switch digitali, ogni bit a_i vale 0 (collegamento a terra) oppure 1 (collegamento a V_{ref}):

$$V_{out} = -V_{ref} \sum_i a_i 2^i$$

Limite pratico: supponendo 10 bit, $R_i = 100 \text{ k}\Omega/2^i$. Se la tolleranza è $\sigma_0 = 1\%$ e $R_0 = 1 \text{ k}\Omega$, i bit meno significativi vengono persi perché il loro valore di resistenza scende sotto la tolleranza stessa ($R_i < \sigma_0$). Questo DAC è quindi utilizzabile solo con pochi bit; altrimenti non è sufficientemente preciso.

18.4 DAC R-2R Ladder

Per avere un DAC più preciso si usa la tecnica **R-2R Ladder**, che genera pesi binari per i bit usando solo due valori di resistenza (R e $2R$):



Ogni bit a_i contribuisce all'uscita con un peso binario:

$$a_i \rightarrow V_{\text{out},i} = -\frac{V_{\text{ref}}}{2^{i+1}} \Rightarrow \text{i pesi sono } \frac{1}{2}, \frac{1}{4}, \frac{1}{8}, \frac{1}{16}, \dots$$

$$V_{\text{out}} = -V_{\text{ref}} \sum_i \frac{a_i}{2^{i+1}}$$


Esempio: con 4 bit, ingresso 1010_2 e $V_{\text{ref}} = 8\text{ V}$:

$$V_{\text{out}} = -8 \left(\frac{1}{2} + \frac{1}{8} \right) = -8 \cdot \frac{5}{8} = -5\text{ V}$$

18.5 Caratteristiche dell'ADC

- **Accuratezza** = insieme di tutte le sorgenti di errore, errore di quantizzazione compreso.
- **Errore di quantizzazione** = dipende dal tipo di ADC ed è dovuto alla discretizzazione del segnale durante la conversione; di solito vale 1 LSB oppure 0,5 LSB.
- **Tempo di conversione e funzionamento** sono altre caratteristiche importanti dell'ADC.


Analogamente al DAC, anche l'ADC presenta tre principali tipi di errore rispetto al comportamento ideale:



Capitolo 19. Convertitori Analogico-Digitali (ADC)

(15 maggio 2026 – cont.)


19.1 ADC a gradinata



- **Funzionamento del comparatore:** finché $X > Y_{DAC}$ il conteggio procede; appena $Y_{DAC} \geq X$ il comparatore cambia stato $\rightarrow$ il latch RS blocca il CLK e il counter.
- **Funzionamento del contatore:** genera $N_{in2} \rightarrow N_{in0}$ e aumenta la tensione.
- La granularità dipende da V_{REF} del DAC (cioè il ΔV con cui aumenta).
- Asintoticamente questo ADC deve fare 2^n confronti, dove n sono i livelli del DAC:

$$T_{conv} = 2^n T_{CLK}$$

19.2 ADC ad approssimazioni successive (SAR)




- Il valore di tensione da misurare si confronta con i successivi.
- Ogni conversione avviene in un ciclo di CLK. Se $n_{bit} = 3$ ci sono 3 cicli.
- **Yes:** metto un 1 nella posizione $i + 1$ se passo da i a $i + 1$.
- **No:** sposto l'1 dalla posizione i alla posizione $i + 1$ passando da i a $i + 1$.
- È una ricerca binaria: i confronti sono n , quindi:

$$T_{conv} = nT_{CLK}$$

- Funzionamento specifico alla pagina successiva.

19.3 Flash ADC



- La tensione viene confrontata contemporaneamente con n valori; poi un circuito combinatorio converte le uscite dei confronti in binario (1 = valori coperti da V_{in} ; 0 = valori più alti di V_{in}).
- Un confronto: istantaneo (fatto in parallelo) $\Rightarrow$ è il più veloce.
- La precisione è però molto minore di quella degli altri (servono tante resistenze, con i problemi già discussi).
- Risolvo coi mintermini, sapendo che se $j < i < k$ e $T_i = 1$ allora $T_j = 1$ e $T_k = 0$:

$$b_0 = T_2 + T_0 \cdot T_1$$

$$b_1 = T_2 + T_1 \cdot \overline{T_2}$$

19.4 Osservazioni generali

- L'errore di quantizzazione è pari a $0,5 V_{REF}/2^n$.

19.5 ADC dell'AD2

- Ci sono 14 bit $\Rightarrow 2^{14}$ possibili valori.
- Se scelgo la scala 0.5 V/div l'intervallo in cui misuro è $(0, 0,5 \cdot 10) \text{ V} = (0, 5) \text{ V}$, e la quantizzazione è:

$$\frac{5 \text{ V}}{2^{14}} \approx 0.3 \text{ mV}$$

19.5.1 ADC ad approssimazioni successive (SAR): analisi del circuito a 3 bit

Il convertitore analogico-digitale ad *approssimazioni successive* (in inglese **S**uccessive **A**pproximation **R**egister, SAR) determina il codice digitale corrispondente ad una tensione analogica V_a eseguendo un confronto "dicotomico" bit a bit, a partire dal bit più significativo (MSB) fino al meno significativo (LSB). Il circuito visto a lezione realizza un SAR a 3 bit ed è composto dai seguenti blocchi funzionali:

- **Ring Counter** (registro a scorrimento circolare) costituito da 5 flip-flop $S_0, \dots, S_4$: genera, un colpo di clock alla volta, un impulso che si sposta da uno stadio al successivo. Questo impulso scandisce il tempo di test di ciascun bit (MSB $\rightarrow$ LSB) e determina quando la conversione è terminata.
- **Registro dei bit di prova** composto da 3 flip-flop Q_2, Q_1, Q_0 (MSB $\rightarrow$ LSB): contiene, istante per istante, il codice binario di tentativo.
- **DAC** (convertitore digitale-analogico): converte il codice presente in $Q_2Q_1Q_0$ nella tensione di confronto V_{DAC} .
- **Comparatore analogico**: confronta V_a (tensione incognita da convertire) con V_{DAC} .
- **Logica combinatoria (porte AND/OR)**: in base all'uscita del comparatore e allo stadio attivo del Ring Counter, decide se mantenere a 1 oppure resettare a 0 il bit appena testato.

È importante notare che il Ring Counter e il registro dei bit di prova lavorano *in parallelo*: mentre il Ring Counter "punta" al bit che si sta testando in quel colpo di clock, il registro $Q_2Q_1Q_0$ contiene il codice di prova corrente, che viene aggiornato bit dopo bit.

Fase 1 – Inizializzazione (prima del primo fronte di clock)

Prima dell'arrivo del primo fronte di clock il circuito viene inizializzato nel seguente modo:

1. Si invia il segnale di **CLEAR** (attivo basso) contemporaneamente a tutti i flip-flop del registro dati Q_2, Q_1, Q_0 : tutte le uscite vengono forzate a 0.

- Contemporaneamente si setta $S_0 = 1$ (primo stadio del Ring Counter) tramite ingresso asincrono, mentre tutti gli altri stadi $S_1, \dots, S_4$ vengono inizializzati a 0.
- Poiché il registro dati è tutto a 0, l'ingresso del DAC è 000, quindi l'uscita del DAC è

$$V_{DAC} = 0 \text{ V.}$$

Lo stato del sistema subito prima del primo fronte di clock è dunque:

$$(S_4 S_3 S_2 S_1 S_0) = (00001), \quad (Q_2 Q_1 Q_0) = (000), \quad V_{DAC} = 0 \text{ V.}$$

Fase 2 – Subito dopo il primo fronte di clock

Al primo fronte di clock accadono due cose contemporaneamente:

- Il Ring Counter avanza di uno stadio: $S_0 \rightarrow 0$, $S_1 \rightarrow 1$. Questo impulso su S_1 abilita la scrittura del bit più significativo Q_2 .
- La logica combinatoria pone *a priori* $Q_2 = 1$ (si “prova” il bit più significativo settandolo a 1): il nuovo codice di prova è $Q_2 Q_1 Q_0 = 100$.

Con il nuovo codice in ingresso, il DAC produce la tensione corrispondente a $n = 4$ (in decimale):

$$V_{DAC} = V(n=4) \quad (\text{tensione corrispondente al codice } 100).$$

A questo punto il comparatore confronta V_a con V_{DAC} : il risultato di questo confronto sarà disponibile e utilizzato al fronte di clock *successivo* per decidere se mantenere $Q_2 = 1$ oppure resettarlo a 0.

Esempio numerico

Supponiamo che il DAC abbia una risoluzione $\Delta V = 1 \text{ V}$ sull'intervallo $[0, 7] \text{ V}$ (3 bit, 8 livelli) e che la tensione incognita sia

$$V_a = 5.5 \text{ V.}$$

Dopo il primo fronte di clock il registro contiene $Q_2 Q_1 Q_0 = 100$, quindi

$$V_{DAC} = 4 \text{ V.}$$

Il comparatore verifica se $V_a > V_{DAC}$ (equivalentemente, se V_a supera la metà del fondo scala, $V_{max}/2$):

$$V_a = 5.5 \text{ V} > V_{DAC} = 4 \text{ V} \quad \implies \quad \text{SI.}$$

Poiché il confronto ha dato esito positivo, il bit Q_2 appena testato viene **mantenuto a 1** (l'approssimazione “per difetto” era corretta: la tensione reale è maggiore di quella generata dal DAC con quel bit a 1, quindi quel bit resta valido nel codice finale).

Fase 4 – Subito dopo il secondo fronte di clock

Al secondo fronte di clock:

- Il Ring Counter avanza ancora: $S_1 \rightarrow 0$, $S_2 \rightarrow 1$. L'impulso su S_2 abilita ora la scrittura del bit successivo Q_1 .
- Il risultato del confronto precedente (esito “SI”, $V_a > V_{DAC}$) viene usato dalla logica combinatoria per **confermare** $Q_2 = 1$ definitivamente.
- Contemporaneamente si prova il nuovo bit ponendo $Q_1 = 1$: il codice di prova diventa $Q_2 Q_1 Q_0 = 110$.

Il DAC aggiorna quindi la propria uscita al nuovo codice:

$$V_{DAC} = 4 \text{ V} + 2 \text{ V} = 6 \text{ V.}$$

Si esegue un nuovo confronto:

$$V_a = 5.5 \text{ V} < V_{DAC} = 6 \text{ V} \quad \implies \quad \text{esito negativo.}$$

Questa volta il bit appena provato (Q_1) risulterà, al fronte di clock successivo, **resettato a 0** (il DAC ha superato V_a , quindi quel bit non può essere 1 nel codice finale): il codice torna a 100 per quanto riguarda $Q_2 Q_1$, e si passerà a testare l'ultimo bit Q_0 .

Algoritmo generale (n bit)

Il procedimento si generalizza a un ADC-SAR a n bit come segue: per ogni bit, dal MSB al LSB,

1. il Ring Counter abilita la scrittura del bit corrente;
2. la logica pone a 1 (in via di prova) il bit corrente, lasciando invariati i bit già decisi in precedenza;
3. il DAC converte il nuovo codice di prova in V_{DAC} ;
4. il comparatore confronta V_a con V_{DAC} ;
5. al fronte di clock successivo, in base al risultato del confronto:
 - se $V_a > V_{DAC}$: il bit resta a 1 (viene confermato);
 - se $V_a < V_{DAC}$: il bit viene riportato a 0.

Il processo richiede quindi n colpi di clock per determinare i bit, più un colpo aggiuntivo di inizializzazione/lettura: per questo il Ring Counter dell'esempio ha 5 stadi ($S_0, \dots, S_4$) per un ADC a 3 bit (1 stadio di start + 3 stadi di conversione + 1 stadio di fine conversione/lettura del risultato).

Tabella riassuntiva dell'esempio ($V_a = 5.5$ V)

Fronte di clock	Bit testato	Codice di prova $Q_2Q_1Q_0$	V_{DAC}	Confronto $V_a \geq V_{DAC}$
1 (init.)	Q_2	100	4 V	$5.5 > 4 \Rightarrow$ mantieni
2	Q_1	110	6 V	$5.5 < 6 \Rightarrow$ resetta
3	Q_0	101	5 V	$5.5 > 5 \Rightarrow$ mantieni

Il codice digitale finale è dunque $Q_2Q_1Q_0 = 101$ (decimale 5), corrispondente a $V_{DAC} = 5$ V: il valore più vicino per difetto a $V_a = 5.5$ V ottenibile con una risoluzione di 1 V (errore di quantizzazione = 0.5 V, cioè metà del passo, come atteso).

Fase 5 – Valutazione del confronto (subito dopo il secondo fronte)

Nello stesso ciclo di clock in cui Q_1 è stato posto a 1 (Fase 4), il comparatore valuta il nuovo confronto tra V_a e la V_{DAC} appena aggiornata:

$$V_a = 5.5 \text{ V} \quad \text{vs} \quad V_{DAC} = 6 \text{ V}.$$

Poiché

$$V_a = 5.5 \text{ V} < V_{DAC} = 6 \text{ V},$$

l'esito del confronto è **negativo**: il bit Q_1 appena provato *non* sarà confermato. Questo risultato viene memorizzato dalla logica combinatoria e sarà applicato al registro dati al fronte di clock *successivo* (Fase 6): la fase di “confronto” è quindi concettualmente distinta dalla fase di “scrittura”, anche se entrambe avvengono nello stesso periodo di clock.

Fase 6 – Subito dopo il terzo fronte di clock

Al terzo fronte di clock accadono, come nei casi precedenti, due cose:

- Il Ring Counter avanza: $S_2 \rightarrow 0$, $S_3 \rightarrow 1$. L'impulso su S_3 abilita ora la scrittura del bit meno significativo Q_0 .
- In base al risultato negativo della Fase 5, il bit Q_1 viene **resettato a 0**: il codice torna ad avere $Q_2Q_1 = 10$.
- Contemporaneamente si prova il nuovo bit ponendo $Q_0 = 1$: il codice di prova diventa $Q_2Q_1Q_0 = 101$.

Il DAC aggiorna quindi la propria uscita:

$$V_{DAC} = 4 \text{ V} + 0 \text{ V} + 1 \text{ V} = 5 \text{ V}.$$

Fase 7 – Confronto sull'ultimo bit (LSB)

Si esegue l'ultimo confronto della conversione:

$$V_a = 5.5 \text{ V} > V_{DAC} = 5 \text{ V} \implies \text{esito } \mathbf{positivo} \text{ (SI)}.$$

Il bit Q_0 appena provato viene quindi **mantenuto a 1**. A questo punto tutti e tre i bit sono stati testati e il codice binario è stato completamente determinato:

$$Q_2Q_1Q_0 = 101 \quad (= 5 \text{ in decimale}), \quad V_{DAC} = 5 \text{ V}.$$

Fase 8 – Subito dopo il quarto fronte di clock: fine conversione

Al quarto fronte di clock il Ring Counter avanza all'ultimo stadio ($S_3 \rightarrow 0$, $S_4 \rightarrow 1$). Questo impulso non serve più a testare un bit (tutti e 3 i bit sono già stati decisi), ma segnala la **fine della conversione**:

- Vengono attivate le porte di uscita G_A, G_B, G_C , che trasferiscono il contenuto del registro $Q_2Q_1Q_0 = 101$ alle uscite digitali finali del convertitore D_A, D_B, D_C (mostrate nello schema come $-1, -0, -1$, cioè $1, 0, 1$).
- Il risultato $101_2 = 5$ rappresenta un **arrotondamento per difetto** di $V_a = 5.5 \text{ V}$ rispetto alla risoluzione del DAC ($\Delta V = 1 \text{ V}$): l'errore di quantizzazione vale $5.5 - 5 = 0.5 \text{ V}$, pari a metà passo, come atteso per un ADC con questa risoluzione.

Il valore digitale $N_{ADC} = 101$ resta stabile in uscita (latched) finché non verrà completata una nuova conversione: “ N_{ADC} rimane costante finché il prossimo valore verrà trasferito”.

Fase 9 – Avvio di una nuova conversione

Quando si presenta un nuovo valore analogico da convertire, ad esempio

$$V_a = 3.5 \text{ V},$$

al quinto fronte di clock (che coincide, per il Ring Counter, con un nuovo primo fronte del ciclo successivo) accade quanto segue:

- Viene inviato nuovamente il segnale di **CLEAR** ai flip-flop del registro dati Q_0, Q_1 (e implicitamente Q_2): il registro si azzerava per iniziare una nuova ricerca dicotomica.
- Il Ring Counter viene resettato: $S_4 \rightarrow 0$, $S_0 \rightarrow 1$ di nuovo, esattamente come nella Fase 1 iniziale.
- Si ricomincia quindi il ciclo di conversione da capo, testando nuovamente il MSB Q_2 : il registro di prova riparte da $Q_2Q_1Q_0 = 100$ e $V_{DAC} = 4 \text{ V}$.

Le uscite finali $D_AD_BD_C$ (risultato della *conversione precedente*, 101) restano invariate in questa fase, poiché vengono aggiornate solo al termine della *nuova* conversione (di nuovo dopo 4 fronti di clock): questo è il motivo per cui il registro di uscita e il registro interno di lavoro sono tenuti separati nello schema.

Tabella riassuntiva completa (aggiornata)

Fronte	Ring Counter attivo	Bit testato	Codice $Q_2Q_1Q_0$	V_{DAC}	Esito confronto
–	S_0	(init.)	000	0 V	–
1	S_1	Q_2	100	4 V	$5.5 > 4$: mantieni
2	S_2	Q_1	110	6 V	$5.5 < 6$: resetta
3	S_3	Q_0	101	5 V	$5.5 > 5$: mantieni
4	S_4	–	101	5 V	fine conversione, latch uscite

Risultato finale: $D_AD_BD_C = 101_2 = 5$, con $V_{DAC} = 5 \text{ V} \approx V_a = 5.5 \text{ V}$ (arrotondamento per difetto).